Design af PCB-strømforsyningsnetværk

Strømforsyningsnetværket (PDN) er den infrastruktur, der leverer stabil spænding til alle IC'er på dit printkort. Design af et PDN, der opretholder målimpedansen fra DC til flere hundrede MHz, kræver en systematisk tilgang til VRM-valg, kondensatordimensionering og plangeometri – intet af dette kan gøres udelukkende ved intuition.

Indholdsfortegnelse

1. PDN-arkitektur og frekvensområder
2. Beregning af målimpedans
3. VRM-valg og dimensionering af bulkkondensatorer
4. Plankapacitans og PDN-simulering
5. PDN-måling, validering og ofte stillede spørgsmål

Denne vejledning dækker hele designprocessen for PCB-strømforsyningsnetværk — fra definition af impedansmål til VRM-valg, kondensatordimensionering, simulering og validering efter fremstilling. For den bredere ramme for strømintegritet, herunder placering af afkobling og plandesign, se hovedvejledningen. Vejledning til design af PCB-strømintegritet.

1. PDN-arkitektur og frekvensområder

En komplet PDN spænder over flere fysiske domæner, der hver især bidrager med induktans, modstand og kapacitans til den samlede impedans. Den afgørende indsigt er, at ingen enkelt komponent eller designelement styrer impedansen over hele frekvensområdet. Hvert domæne har et karakteristisk frekvensområde, hvor det dominerer, og hvert domæne kræver uafhængig designopmærksomhed.

PDN-båndbreddekravet er indstillet af den hurtigste strømtransient, som belastningen kan producere:

f_max = 0.5 / t_stige
For en processor med en strømstigningstid på 1 ns: f_max = 500 MHz.
For DDR5 ved 6400 MT/s med 100 ps kanthastigheder: f_max strækker sig til 5 GHz, hvilket kræver omhyggelig styring af pakke- og chikapacitans.

Designmålet er at opretholde Z < Z_mål kontinuerligt fra DC gennem f_maxEthvert frekvensgab, hvor PDN-impedansen overstiger Z_mål er en potentiel kilde til spændingsfald, oscillation eller logisk fejl ved den tilsvarende switchfrekvens.

2. Beregning af målimpedans

Målimpedansen er den vigtigste PDN-designspecifikation. Den konverterer spændingsrippeltolerancen til et kvantitativt impedansbudget, som ethvert komponentvalg og layoutbeslutning skal opfylde.

Z_mål = (V_forsyne × krusning%) / I_peak
V_forsyne: nominel forsyningsspænding | ripple%: maksimalt tilladt ripplefraktion | I_peak: øjeblikkelig maksimal strøm fra IC-datablad

Disse tal illustrerer det ekstreme spektrum af PDN-krav. En GPU-kerneskinne på 0.1 mΩ kræver en næsten perfekt PDN - hver milliohm parasitisk induktans i PCB-stakken, VRM-udgangsimpedansen eller via arrayet har en målbar effekt. At få disse mål rigtige, før layoutet starter, forhindrer dyre respins.

I_peak vises i IC-databladet som maksimal forsyningsstrøm, peak-driftsstrøm eller som transiente strømkurveformer i applikationsafsnittet. For FPGA'er og processorer giver leverandørens effektestimeringsværktøjer (Xilinx Power Estimator, Intel VID) mere præcise værdier end databladets maksimumværdier. Hvis der ikke er nogen værdi tilgængelig, måles VRM-udgangsstrømmen med en strømprobe på et fungerende system, og der tilføjes en margin på 20-30 % for worst-case-drift.

3. Valg af VRM og dimensionering af bulkkondensator

VRM dominerer PDN-impedansen fra DC til dens feedback-loop-båndbredde. Under loop-båndbredden regulerer VRM aktivt outputtet og præsenterer impedans i milliohm-området. Ved crossover-frekvensen topper impedansen – dette er den mest kritiske overgang at håndtere. Over loop-båndbredden stiger VRM-outputimpedansen, og bulkkondensatorer tager over.

Højstrømsskinner over 20-30 A kræver flerfasede VRM-konfigurationer. Flere faser indlejrer deres switching-cyklusser, hvilket reducerer udgangsstrømmens ripple med en faktor svarende til antallet af faser, muliggør mindre udgangsspoler og fordeler den termiske belastning på tværs af flere strømforsyningsenheder. For AI-acceleratorprintkort, der kræver 200+ A forsyninger, er 8-16 fasede VRM-designs standard.

Dimensionering af bulkkondensatorer

Bulkkondensatorer bygger bro over impedansgabet mellem VRM-loopbåndbredden og frekvensområdet, hvor keramisk afkobling tager over. Den minimale bulkkapacitans skal forhindre impedansen i at stige over Z_mål ved VRM-delefeltet er:

C_hovedparten = 1 / (2π × f_crossover × Z_mål)
Eksempel: Z_mål = 5 mΩ, f_crossover = 200 kHz → C_hovedparten = 159 µF minimum

Til digitale designs med høj hastighed foretrækkes store MLCC-arrays på grund af deres kombination af lav ESR, lav ESL og stabil kapacitans versus frekvens og temperatur. Et parallelt array af flere MLCC-værdier - for eksempel én 100 µF parallelt med flere 10 µF - giver en bredere effektiv afkoblingsbåndbredde end en enkelt stor kondensatortype med kun én af værdierne.

4. Plankapacitans og PDN-simulering

PCB-kobberplaner udviser distribueret kapacitans mellem tilstødende effekt- og jordplaner. Denne plankapacitans er effektiv over 100 MHz - præcis hvor diskrete kondensatorer er blevet induktive og ikke længere bidrager til PDN-afkobling.

C_fly = ε₀ × ε_r × A / d
ε₀ = 8.854 × 10⁻¹² F/m | ε_r = 4.3 (FR-4) | A = overlappende planareal (m²) | d = dielektrisk tykkelse (m)
Eksempel: 100×100 mm printplade, 4 mil FR-4 mellem GND- og PWR-planer → C_fly ≈ 3.8 nF

Selvom 3.8 nF er lille i absolutte tal, er det fordelt jævnt over hele printpladens område og har meget lav induktans ved høje frekvenser. For at maksimere plankapacitansen: brug 3-4 mil prepreg mellem GND- og PWR-planerne (ikke 10+ mil kerne); maksimer overlappende kobberareal og undgå unødvendige planudskæringer; og overvej høj-ε_r indlejrede kapacitansmaterialer (såsom Sanmina C-Ply) til printplader med Z_mål under 5 mΩ over 100 MHz — disse materialer kan øge plankapacitansen med 100× i forhold til standard FR-4.

PDN-simuleringsmetoder

PDN-simulering validerer, at det designede netværk opnår målimpedansen før fabrikation. Tre tilgange anvendes i praksis, i stigende rækkefølge efter nøjagtighed:

• Regnearksbaseret klumpet model: Modellerer PDN-segmenter som serielle RLC-netværk. Hurtig og identificerer større designproblemer, men overser planresonanser og rumlige effekter. Bedst til indledende VRM-valg og estimering af bulkkondensatorantal.
• S-parameter PDN-simulering (Ansys SIwave, Cadence Sigrity, HyperLynx PI): Fuld EM-simulering af PCB-planer. Indfanger planresonanstoppe, antiresonansnullpunkter, effekten af ​​plansplit og optimering af kondensatorplacering. Kræves ved Z_mål er under 10 mΩ.
• Tidsdomæne-simulering: Bruger realistiske IC-strømprofiler fra IBIS-effektmodeller eller målte bølgeformer. Giver direkte forudsigelser af spændingsfald under faktiske koblingsforhold. Den mest nøjagtige metode til worst-case sign-off-analyse.

5. PDN-måling, validering og ofte stillede spørgsmål

Efter printpladefabrikation skal PDN-impedansen verificeres før komplet systemmontering for at bekræfte, at simuleringsresultaterne opnås i hardwaren. Uoverensstemmelser mellem simulering og måling opstår oftest på grund af unøjagtige komponentmodeller, umodelleret parasitisk induktans i vias eller stik eller planresonanser, der er forskudt af faktiske dielektriske egenskaber.

1-ports VNA-måling

Mål S11 på IC-strømbens placering med VRM og afkoblingskondensatorer monteret, IC fjernet. S11 konverterer til impedans:

Z = Z₀ × (1 + S11) / (1 − S11)
Z₀ = 50 Ω (VNA-portimpedans). For Z < 100 mΩ, brug 2-ports shunt-through-måling for forbedret nøjagtighed ved lave impedansværdier.

Tidsdomænevalidering

Når systemet er fuldt samlet, skal du bruge en strømskinneprobe (minimum 20 MHz båndbredde, foretrækkes 1 GHz) på IC'ens strømben under fuld driftsbelastning. Verificér: at peak-to-peak spændingsrippel er inden for det tilladte rippelbudget; at intet transient fald overstiger den minimale driftsspændingsspecifikation; og at switchingregulatorens rippelfrekvens er synlig og inden for den forventede amplitude.

Ofte stillede spørgsmål

Hvad forårsager en antiresonanstop i PDN-impedansen?

En antiresonanstop opstår, hvor impedansen af ​​én kondensatortype (som bliver induktiv over dens SRF) skærer impedansen af ​​den næste kondensatortype (stadig kapacitiv). Impedanserne lægger sig sammen i stedet for at ophæve ved dette skæringspunkt, hvilket skaber en top, der kan overstige Z._målUndertryk den ved at bruge kondensatorer med lidt forskellige værdier for at sprede resonansfrekvensen, tilføje resistive dæmpningskondensatorer parallelt eller vælge kondensatortyper med højere ESR ved delefrekvensen.

Kan jeg bruge ferritperler til at isolere PDN-sektioner?

Ferritperler er velegnede til at isolere følsomme analoge eller RF-skinner fra digital switching-støj over 10-100 MHz. Brug ikke ferritperler i serie med digitale forsyningsveje med høj strømstyrke — deres impedans forårsager et betydeligt spændingsfald under belastning, og ikke-lineær adfærd kan forårsage VRM-ustabilitet.

Hvor mange VRM-faser har jeg brug for?

En generel retningslinje er 10-15 A pr. fase for standard integrerede FET VRM-designs. For en 60 A CPU-skinne skal du bruge 4-6 faser. For GPU- eller AI-acceleratorskinner ved 200 A+ er 12-16 faser typiske. Flere faser reducerer udgangsripple, tillader mindre induktorer og forbedrer transientresponsbåndbredden på bekostning af et større antal controllere og FET'er.

For relaterede emner om strømintegritet, se vores vejledninger om placering af afkoblingskondensator, teknikker til design af kraftplaner, samtidig støjreduktion ved omskiftningog flerlags PCB-stablingsdesignHighleap Electronics tilbyder PDN-designgennemgang og højhastigheds-PCB-fremstilling. Bed om et tilbud til dit projekt.