13 Grundregeln für das Leiterplattenlayout (und die Fehler, die sie verhindern)

Ein Schaltplan beweist, dass eine Idee funktionieren kann; PCB-Layout Ob eine Leiterplatte nach der Fertigung tatsächlich funktioniert, entscheidet sich letztendlich. Dieselbe Netzliste kann eine geräuscharme, fertigungsgerechte Leiterplatte erzeugen oder eine, die Wärme abstrahlt, schnell ausfällt, heiß läuft und Montagefehler aufweist – der Unterschied liegt allein in der Platzierung und dem Routing. Die folgenden dreizehn Regeln werden von unseren Ingenieuren am häufigsten bei eingehenden Designs ignoriert. Sie sind in der Reihenfolge angeordnet, in der man tatsächlich eine Leiterplatte layouten würde, und mit konkreten Zahlenwerten versehen, die ihre Anwendung ermöglichen. Keine dieser Regeln ist ungewöhnlich; gemeinsam verhindern ein solides Leiterplattendesign und -layout die meisten vermeidbaren Nachbearbeitungen.

Im Folgenden wird dargestellt, worauf unser DFM-Team bei Highleap Electronics bei der Überprüfung eines Designlayouts vor der Fertigung achtet.

1. Warum das Leiterplattenlayout wichtiger ist als der Schaltplan

Jede Leiterbahn auf einer Platine ist eine physikalische Struktur mit Widerstand, Induktivität und Kapazität sowie einem Rückstrom, der zurückfließen muss. Ein Schaltplan verbirgt all das; das Layout legt es offen. Elektromagnetisches Verhalten, Signalintegrität bei hohen Geschwindigkeiten, Wärmeleistung und sogar die Fertigungsausbeute hängen davon ab, wo die Bauteile platziert und wie sie mit Kupfer verbunden sind – deshalb kann ein erfahrener Ingenieur ein grenzwertiges Design durch ein optimiertes Layout retten, während ein unachtsamer Ingenieur einen guten Schaltplan ruinieren kann. Best Practices für das PCB-Layout Es sind die Regeln und nicht die Präferenzen, die ein Board in der Produktion berechenbar machen.

2. Leiterplattenlayoutregeln 1–7: Grundriss, Erdung und Stromversorgung

Die ersten Entscheidungen – noch bevor eine einzige Spur gezeichnet wird – legen die Grenzen dafür fest, wie gut die Platine sein kann.

Regel 1 – Grundriss vor der Routenplanung erstellen

Platzieren Sie zuerst Anschlüsse, Befestigungslöcher und die wichtigsten Funktionsblöcke und gruppieren Sie die Bauteile nach ihrer Funktion, damit die Signale auf der gesamten Platine in eine Richtung fließen. Ein durchdachtes Layout verkürzt kritische Leitungswege und verhindert ein unübersichtliches Routing, das später Kompromisse erfordert.

Regel 2 – Stromschleifen klein halten

Jeder Signal- und Strompfad bildet mit seinem Rückweg eine Schleife. Die Schleifenfläche bestimmt, welche Störungen abgestrahlt und aufgenommen werden. Bauteile und Leitungsführung sollten so angeordnet werden, dass jede Schleife – insbesondere bei schnellen Signalen und Schaltreglern – so klein wie möglich bleibt; die abgestrahlten Störungen skalieren mit der Schleifenfläche.

Regel 3 – Sorgen Sie für eine stabile Grundfläche auf dem Board.

Eine durchgehende Massefläche ist das mit Abstand wichtigste Layout-Werkzeug. Sie bietet einen niederohmigen Rückleiter direkt unter jedem Signal und darf nicht unter Hochgeschwindigkeitsleitern unterbrochen oder geteilt werden, da ein Signal, das eine Lücke durchquert, seinen Rückweg verliert, seine Impedanz sprunghaft ansteigt und es abstrahlt.

Regel 4 – Entkopplung am Stift

Platzieren Sie einen Entkopplungskondensator (üblicherweise 0.1 µF, dimensioniert auf das Bauteil) direkt am Versorgungsanschluss jedes ICs. Sorgen Sie für eine kurze, breite Verbindung zu den Versorgungs- und Masseflächen und ergänzen Sie diese durch eine zusätzliche Kapazität für die Leiterplatte. Ein weiter entfernt platzierter oder über eine lange, dünne Leiterbahn angeschlossener Kondensator erhöht die Induktivität und kann den vom Chip benötigten schnellen Einschaltstrom nicht liefern.

Regel 5 – Trennen Sie analoge, digitale und Stromversorgung.

Halten Sie störungsbehaftete digitale und Schaltnetzteilkomponenten von empfindlichen analogen und HF-Komponenten fern und leiten Sie deren Rückströme so, dass kein digitales Rauschen über die analoge Masse fließt. Trennen Sie die Bereiche im Grundriss funktionsbezogen und verbinden Sie die Masse an einem einzigen, festgelegten Punkt, wenn dies für Mixed-Signal-Komponenten erforderlich ist.

Regel 6 – Planung des Stromverteilungsnetzes

Jede Schiene sollte über einen niederohmigen Pfad verfügen: breite Leiterbahnen oder separate Flächen, eine enge Kopplung zwischen Stromversorgung und Masse zur Reduzierung der Kapazität zwischen den Flächen sowie ausreichend Kupfer, um ein Durchhängen der Schiene unter kurzzeitiger Last zu verhindern. Ein schwaches Stromverteilungsnetz äußert sich in Störungen, die fälschlicherweise als Logikfehler interpretiert werden.

Regel 7 – Verwenden Sie genügend Ebenen, um die Regeln 3–6 zu erfüllen.

Wenn Sie nicht jeder Signalebene eine angrenzende Referenzebene zuweisen und Ihre Leiterbahnen sauber führen können, fügen Sie ein Lagenpaar hinzu. Eine 4-Lagen-Leiterplatte mit korrekten Ebenen ist einer beengten 2-Lagen-Leiterplatte in der Regel überlegen, und zusätzliches Kupfer ist kostengünstiger als die Zuverlässigkeitseinbußen durch einen mangelhaften Lagenaufbau.

3. Leiterplattenlayoutregeln 8–13: Leiterbahnführung, Impedanz und Fertigung

Nachdem Grundriss und Ebenen festgelegt wurden, wandelt das Routing den Plan in Kupfer um, ohne ihn rückgängig zu machen.

Regel 8 – Dimensionierung von Leiterbahnen für Stromstärke und Wärme

Die Breite einer Leiterbahn und das Kupfergewicht bestimmen, wie viel Strom sie bei einer gegebenen Temperaturerhöhung leiten kann. IPC-2152 (und dem älteren IPC-2221). Dimensionieren Sie die Strom- und Masseleitungen bewusst, anstatt die Standardsignalbreite zu verwenden, und verbreitern Sie sie dort, wo hohe Ströme auftreten.

Regel 9 – Halten Sie Hochgeschwindigkeitsnetze kurz, referenziert und aufeinander abgestimmt.

Schnelle Signale werden kurz und direkt, immer über eine kontinuierliche Bezugsebene geleitet und definiert. kontrollierte Impedanz Für diese im Stackup (üblicherweise 50 Ω Single-Ended, 90–100 Ω Differential). Längenanpassung von zeitkritischen Gruppen und Differentialpaaren sowie Abstandhalten von Taktleitungen und Hochgeschwindigkeitsleitungen von Platinenrändern und empfindlichen Netzen.

Regel 10 – Übersprechen und Kantenglättung kontrollieren

Wenden Sie das 3W-Regel — Mittenabstand von mindestens drei Leiterbahnbreiten — um Übersprechen zwischen empfindlichen parallelen Leiterbahnen zu begrenzen, und die 20H-Regel Durch das Zurückziehen der Leiterplattenränder wird die Randstrahlung reduziert. Diese einfachen Faustregeln verhindern teure EMV-Probleme.

Regel 11 – Routenplanung mit sauberer Geometrie

Verwenden Sie 45°-Biegungen anstelle abrupter Kurven und vermeiden Sie spitze Winkel, da sich dort während der Fertigung Ätzmittel ansammeln können. Platzieren Sie Durchkontaktierungen nicht auf Lötpads, es sei denn, diese sind gefüllt und metallisiert. Minimieren Sie Schichtwechsel bei schnellen Leiterbahnen, da jede Durchkontaktierung einen zusätzlichen Stich und eine Unterbrechung verursacht. Gehen Sie beim Kupferauftrag und -verbinden mit Bedacht vor – unsere Hinweise dazu finden Sie hier. Kupferguss und Via-Naht Abdecknaht-Durchkontaktierungen sowohl für die Abschirmung als auch für die Wärmeverteilung.

Regel 12 – Wärmepfad optimieren und montagegerecht konstruieren

Für heiße Bauteile sollten Kupferflächen zur Wärmeableitung, Durchkontaktierungen unter den Anschlussflächen und Wärmeleitanschlüsse auf den Flächen vorgesehen werden, um eine gute Lötbarkeit der Pads zu gewährleisten. Gleichzeitig sind die Bauteilabstände und -flächen zu berücksichtigen, ähnliche Bauteile einheitlich auszurichten, um die Inspektion zu beschleunigen, und Platz für Nacharbeiten an Bauteilen mit feinem Rastermaß und Steckverbindern einzuplanen – das Layout beeinflusst sowohl die Zuverlässigkeit als auch die Ausbeute der Bestückung.

Regel 13 – Testzugriff und Design in die Fertigungskapazität einbeziehen

Platzieren Sie Passmarken für Bestückungsautomaten, Testpunkte für In-Circuit- oder Funktionstests sowie mechanische Trennflächen für Steckverbinder und Gehäuse – und halten Sie sich dabei an die Mindestvorgaben des Herstellers hinsichtlich Leiterbahn-/Abstandsmaß, Ringgröße, Bohrlochdurchmesser und Lagenanzahl. Eine theoretisch ideale Leiterplatte, die die Fertigungskapazität übersteigt, lässt sich schlichtweg nicht herstellen, und ein nachträglich hinzugefügter Testzugang erfordert in der Regel eine Neuentwicklung.

4. Häufige Fehler beim Leiterplattenlayout, die Sie vermeiden sollten

Die oben genannten Regeln lassen sich direkt auf die Fehler übertragen, die wir am häufigsten beobachten, und es ist hilfreich, jeden Fehler anhand seines Symptoms und nicht nur anhand seiner Ursache zu erkennen.

• Fehler bei der EMV-Prüfung aufgrund abgestrahlter Emissionen Die Ursache liegt üblicherweise in einer geteilten oder geschlitzten Masse bei schnellen Signalen oder in nicht vom Rand zurückgezogenen Flächen.
• Zufällige Fehler, die beim Sondieren verschwinden. Typische Probleme sind die Stromversorgungsintegrität: zu große Entkopplung vom Chip oder eine Schiene, die unter kurzzeitiger Last durchhängt.
• Überhitzung oder Spannungsabfall an einer Schiene Das liegt an den standardmäßig breiten Stromleitungen, die nie auf ihren Strombedarf ausgelegt waren.
• Eine Hochgeschwindigkeitsverbindung, die sich nicht blockiert Das bedeutet oft, dass die Impedanz erst nach der Leitungsführung definiert wurde oder dass das Differenzialpaar nie längenangepasst wurde.
• Eine Platine, die nicht getestet oder präzise platziert werden kann bedeutet, dass Passmarken oder Prüfpunkte ausgelassen wurden – was zu spät entdeckt wurde, um ohne Umdrehung noch nachzubessern.
• Ein spätes „Das können wir nicht bauen“ aus der Fabrik weist auf spitze Winkel, zu geringe Abstände oder ein unmögliches Bohrseitenverhältnis hin.

Das Muster ist bei allen gleich: Die Kosten für das Befolgen der Regel beim Layout sind minimal, während die Kosten für einen Regelverstoß einen erneuten Dreh, einen Feldfehler oder eine verworfene Charge zur Folge haben. Die Disziplin zahlt sich bereits beim ersten Mal aus, wenn sie einen Spielzug erspart.

5. PCB-Layout- und DFM-Überprüfung bei Highleap

Selbst eine sorgfältig geplante Konstruktion profitiert von einer zweiten Meinung, die die Grenzen der Fabrik kennt. Wenn Sie einen Entwurf an Highleap senden, führen unsere Ingenieure eine... kostenlose DFM-Bewertung entgegen den oben genannten Regeln und unseren tatsächlichen Möglichkeiten – der Überprüfung von Leiterbahnen und Abständen, Ringlöchern, Bohrlochgrößen, Lagenaufbau und Impedanz, Wärmeableitung, Spannungsabständen und Testzugänglichkeit – bevor irgendetwas gefertigt wird. Es geht nicht darum, Ihre Leiterplatte neu zu gestalten, sondern die wenigen Probleme zu erkennen, die sonst zu einer Nachbearbeitung oder einem Ausbeuteproblem führen würden.

Senden Sie uns Ihre Gerber- oder ODB++-Dateien, und wir geben Ihnen konkretes, umsetzbares Feedback. Anschließend fertigen und montieren wir das Bauteil gemäß Ihrem gewünschten Layout. Das Erkennen einer Schlitzebene oder eines nicht realisierbaren Abstands auf dem Bildschirm kostet nichts; das Auffinden nach dem ersten Bauvorgang kostet einen Zug.

Erhalten Sie eine kostenlose DFM-Überprüfung Ihres Layouts

6. Häufig gestellte Fragen zum Leiterplattenlayout

Was ist die wichtigste Regel beim Leiterplattenlayout?

Sorgen Sie für eine durchgehende Massefläche auf der Platine und unterbrechen Sie diese niemals bei Hochgeschwindigkeitssignalen. Dadurch entsteht ein niederohmiger Rückleitungspfad direkt unter jeder Leiterbahn, was die Impedanz kontrolliert und elektromagnetische Störungen minimiert – der wichtigste Faktor für ein gelungenes Layout.

Wo sollten die Entkopplungskondensatoren platziert werden?

Direkt am Versorgungsanschluss jedes ICs befindet sich ein Kondensator, der über eine kurze, breite Verbindung mit der Versorgungs- und Masseebene verbunden und durch eine Kapazitätserhöhung der Platine abgesichert ist. Ein weiter entfernt platzierter oder über eine lange, dünne Leiterbahn angeschlossener Kondensator erhöht die Induktivität und kann den schnellen Einschaltstrom des Chips nicht liefern.

Wie breit sollte eine Leiterbahn auf einer Leiterplatte sein?

Die Leiterbahnen müssen, basierend auf dem Kupfergewicht, gemäß IPC-2152 oder IPC-2221, breit genug sein, um den Strom bei akzeptabler Temperaturerhöhung zu leiten. Signalleiterbahnen können schmal sein, aber Strom- und Masseleiterbahnen sollten bewusst dimensioniert und bei hohen Strömen verbreitert werden.

Was sind die 3W- und 20H-Regeln?

Die 3W-Regel sieht einen Mindestabstand von drei Leiterbahnbreiten (Mitte zu Mitte) zwischen empfindlichen parallelen Leiterbahnen vor, um Übersprechen zu minimieren. Die 20H-Regel verlegt Versorgungs- und Masseflächen um etwa das Zwanzigfache der dielektrischen Dicke vom Platinenrand zurück, um die Randstrahlung zu reduzieren.

Stellen 90-Grad-Ecken an Leiterbahnen wirklich ein Problem dar?

Die elektromagnetische Wirkung von 90°-Ecken ist bei den meisten Geschwindigkeiten gering, dennoch sollten spitze Winkel vermieden werden, da sich während der Bearbeitung Ätzmittel darin ansammeln können. Das Fräsen mit 45°-Biegungen ist die gängige und saubere Methode.

Wozu benötige ich Passmarken und Testpunkte?

Passmarken ermöglichen es Bestückungsautomaten, die Leiterplatte präzise zu positionieren, und Testpunkte ermöglichen Funktionstests im Schaltkreis. Beide lassen sich beim Layout nahezu kostenlos hinzufügen, erfordern aber oft einen Nachbearbeitungsprozess, wenn sie vergessen werden und später benötigt werden.

Wie viele Ebenen benötige ich für ein gutes Layout?

Ausreichend, um jeder Signalebene eine angrenzende Referenzebene zuzuweisen und die Stromversorgungsschienen zu führen. Einfache Designs funktionieren mit 2 oder 4 Ebenen; dichte oder Hochgeschwindigkeitsdesigns benötigen 6 oder mehr, um die Erdungs- und Impedanzregeln zu erfüllen.