Blind-Via-Leiterplatten: Designregeln, Aufbautypen, Kosten und Leitfaden

Eine Blind-Via-Leiterplatte ist eine Leiterplatte, bei der eine oder mehrere Durchkontaktierungen eine äußere Kupferschicht mit einer bestimmten inneren Schicht verbinden, ohne die gesamte Leiterplattendicke zu durchdringen. Die Bohrung beginnt an der Oberfläche und endet – präzise – auf der inneren Kupferschicht, die beim Laserbohren als physische Anschlussfläche dient. Diese eine physikalische Eigenschaft unterscheidet Blind-Via-Leiterplatten in dreierlei Hinsicht von herkömmlichen Multilayer-Leiterplatten: Die Durchkontaktierung belegt nur die verbundenen Schichten und beansprucht keine Leiterbahnfläche über alle Schichten hinweg; der Pad-Durchmesser ist kleiner (typischerweise 0.25–0.35 mm gegenüber 0.50–0.70 mm bei Durchsteckverbindungen), was eine Fächergeometrie ermöglicht, die mit mechanischem Bohren geometrisch nicht realisierbar ist; und die Durchkontaktierung weist keinen ungenutzten Kupferstumpf unterhalb der Signalausgangsschicht auf, wodurch die Viertelwellen-Stub-Resonanzen vermieden werden, die Kanäle über 10 Gbit/s beeinträchtigen. Dieser Leitfaden richtet sich an Hardware-Ingenieure, Leiterplattendesigner und Beschaffungsingenieure, die konkrete Entscheidungen über Blind-Via-Leiterplatten treffen müssen – ob sie diese verwenden sollen, welchen Aufbautyp sie spezifizieren sollen, welche Designregeln nicht verhandelbar sind und was einen fähigen Hersteller von einem unterscheidet, der bei der Massenproduktion scheitern wird.

Holen Sie sich ein Blind-Via-PCB-Angebot

Was eine Blind-Via-Leiterplatte ist – und was sie von anderen Leiterplatten unterscheidet

Die drei Via-Strukturen in HDI-Leiterplatten

Warum Blind-Vias die Routing-Dichte erhöhen

Auf einer Standard-10-Lagen-Leiterplatte überträgt eine Durchkontaktierung ein Signal von L1 nach L2, belegt aber auf allen 10 Lagen Lötpad-Platz. Für jede durchquerte Lage geht ein Routingkanal verloren. Bei 200 Durchkontaktierungen auf einer dicht bestückten Leiterplatte summiert sich dieser Routing-Aufwand über den gesamten Lagenaufbau.

Eine Blind-Via von L1 nach L2 nutzt ausschließlich diese beiden Lagen. Die verbleibenden acht Lagen werden durch diese Via nicht beeinträchtigt. In Kombination mit dem kleineren Pad-Durchmesser – eine 0.10 mm Blind-Via mit einem 0.30 mm großen Land-Pad im Vergleich zu einer 0.30 mm großen Bohrung mit einem 0.60 mm großen Pad bei einer Standard-Signal-Via – ermöglicht dies die physikalisch realisierbare BGA-Fanout-Technologie mit 0.50 mm und 0.40 mm Rastermaß. Bei diesen Rastermaßen ist die geometrische Einschränkung absolut: Der Durchmesser des Pads inklusive Ringring einer Durchkontaktierung ist größer als das Rastermaß. Daher ist eine Blind-Via keine Frage der Performance, sondern eine topologische Notwendigkeit.

Die IPC-T-50M-Definition

Gemäß IPC-T-50M ist eine Mikro-Via (die in den IPC-Standards verwendete Bezeichnung für eine lasergebohrte Blind-Via) eine Blindstruktur mit einem maximalen Aspektverhältnis von 1:1 und einer Gesamttiefe von maximal 0.25 mm, gemessen von der Kontaktfläche bis zur Zielfläche. Strukturen, die diese Tiefe oder dieses Aspektverhältnis überschreiten, fallen nicht unter die IPC-Definition für Mikro-Vias und erfordern eine technische Bewertung hinsichtlich der Zuverlässigkeit der Beschichtung. Dies ist keine Richtlinie, sondern die Grenze, die festlegt, ob die Kupferbeschichtung zuverlässig bis zum Boden des Via-Kanals vordringen kann.

Drei Szenarien, in denen Blind-Vias die richtige technische Entscheidung sind

Die meisten Designs benötigen keine Blind-Vias. Die Entscheidung sollte von einer von drei spezifischen technischen Bedingungen abhängen, nicht vom Wunsch nach Leiterplattenkomplexität oder der Annahme, dass HDI eine höhere Qualität bedeutet.

Szenario 1: Geometrische Unmöglichkeit der Komponentennickkräfte

Dies ist der deutlichste und häufigste Auslöser. Bei einem BGA-Raster von 0.65 mm benötigt eine 0.30 mm große, durchbohrte Durchkontaktierung mit einem 0.15 mm breiten Ring pro Seite ein 0.60 mm großes Kontaktpad – dieses passt gerade so in den Kugelabstand von 0.65 mm. Bei einem Raster von 0.50 mm ist die Geometrie nicht mehr anwendbar: 0.60 mm großes Kontaktpad > 0.50 mm Raster. Eine 0.10 mm große Blinddurchkontaktierung mit einem 0.30 mm großen Kontaktpad passt mit Spielraum in den 0.50 mm Abstand.

Bei einem Rastermaß von 0.40 mm verschärft sich die Einschränkung noch weiter. Selbst Blind-Vias mit 0.10 mm Rastermaß erfordern unter Umständen eine Via-in-Pad-Konfiguration – die Platzierung des Vias direkt innerhalb des BGA-Landpads –, da zwischen benachbarten Pads kein Leiterbahnkanal für herkömmliche Leitungsführungen existiert. Dies ist keine Frage der Routing-Präferenz; die Fanout-Geometrie lässt keine andere Lösung zu.

Szenario 2: Durch Resonanz über die Übersprechleitung verschlechtert sich die Signalintegrität oberhalb von ca. 10 Gbit/s.

Eine Durchkontaktierung zwischen L1 und L4 auf einer 16-lagigen Leiterplatte erzeugt einen Kupferstich von L4 nach L16. Dieser Stich verhält sich wie eine nicht terminierte, offene Übertragungsleitung. Seine Viertelwellen-Resonanzfrequenz beträgt:

f = c / (4 × L_stub × √ε_r)

Bei einem 1.5 mm langen Stichleiter in FR4 (ε_r ≈ 4.3) tritt diese Resonanz bei etwa 12 GHz auf. Bei dieser Frequenz reflektiert der Stichleiter Signalenergie zurück in den Kanal, wodurch eine Einfügungsdämpfung von über 15 dB entsteht – katastrophal für jede SerDes-Schnittstelle, die in der Nähe oder oberhalb dieser Frequenz arbeitet. Gemäß den IEEE 802.3 100GBASE-CR4-Spezifikationen beträgt die maximale Einfügungsdämpfung bei 12.5 GHz 1.5 dB pro Durchkontaktierung; ein 1.5 mm langer Stichleiter überschreitet diesen Wert um eine Größenordnung.

Durch Rückbohren wird der größte Teil des Stubs entfernt, jedoch verbleibt aufgrund von Toleranzen bei der Bohrpositionierung ein Restsegment von 0.1–0.2 mm. Bei Kanälen mit 56 Gbit/s PAM4 (28 GHz Nyquist-Frequenz) und darüber ist dieser Reststub elektrisch relevant. Eine Blinddurchkontaktierung hat konstruktionsbedingt keinen Stub – sie ist die einzige Methode, die Stub-Resonanzen unabhängig von der Frequenz vollständig eliminiert.

Für PCIe Gen 3/4 und DDR4 mit 8–16 Gbit/s wird die Modellierung von Stub-Resonanzen vor der Spezifizierung von Blind-Vias empfohlen – das Hinterbohren auf einer Standardplatine kann ausreichend und deutlich kostengünstiger sein. Für 112G SerDes, PCIe Gen 5/6 und DDR5-6400+ sind Blind-Vias in der Regel die technisch korrekte Lösung.

Szenario 3: Die Flächenbeschränkung der Leiterplatte kann mit Standard-Mehrschichtschaltungen nicht eingehalten werden.

Ein Design lässt sich zwar sauber auf einer Standard-8-Lagen-Leiterplatte mit den Abmessungen 110 × 85 mm routen, muss aber in ein Gehäuse von 85 × 65 mm passen. HDI mit Blind-Via-Fanout und Via-in-Pad spart Fläche, indem die Pad-Footprint pro Via reduziert und das BGA-Escape-Routing direkt in die Via unter dem Pad ermöglicht wird, wodurch der Escape-Kanal vollständig entfällt. Die HDI-Leiterplatte ist zwar pro Quadratzentimeter teurer, die Gesamtmontagekosten können jedoch niedriger sein, wenn die kleinere Leiterplatte die Kosten, das Gewicht oder die Montagekomplexität des Gehäuses reduziert. Dies ist ein systemweiter Kompromiss, der eine präzise Kostenmodellierung erfordert und nicht als Standardannahme gelten kann.

Blind-Vias sind die falsche Wahl, wenn: der BGA-Pitch ≥ 0.65 mm beträgt und ausreichend Platinenfläche vorhanden ist; die Signalfrequenzen unter 5–10 Gbit/s liegen, sodass die Stub-Resonanz nicht messbar ist; die Platinenfläche nicht eingeschränkt ist; oder sich das Produkt in einem frühen Prototypenstadium befindet, in dem Designänderungen zu erwarten sind und die HDI-Vorlaufzeit (8–21 Tage gegenüber 5–7 Tagen für Standard-Multilayer) die Iteration verlangsamen würde.

Blind-Via-Designregeln: Layer-Paarung, Pad-Größe, Seitenverhältnis und Via-in-Pad

Schichtpaarung: Die unabdingbare physikalische Beschränkung

Eine Blinddurchkontaktierung kann genau eine dielektrische Schicht überspannen. Der Laserstrahl durchdringt das äußere Prepreg-Material und stoppt an der ersten Kupferschicht, auf die er trifft – dieses innere Kupfer bildet die physikalische Stoppfläche. Es ist nicht möglich, L1 und L3 durch eine einzelne Blinddurchkontaktierung zu verbinden, wenn sich zwischen ihnen eine zweite Kupferschicht (L2) befindet; die Kupferschicht L2 stoppt den Laserstrahl, bevor er L3 erreicht.

Dies ist der teuerste Fehler im HDI-Design und lässt sich nicht kostengünstig beheben. Ein Design mit Blind-Vias L1→L3 in einem Typ-I-Aufbau (1+N+1) erfordert bei der DFM-Prüfung eine vollständige Neuverdrahtung der HDI-Escape-Layer. Die Regel ist einfach und wird häufig missachtet: In einem Typ-I-Aufbau verbinden Blind-Vias nur L1 mit L2 (und werden auf der Unterseite als L(n)↔L(n-1) gespiegelt). Eine zweistufige Verbindung erfordert entweder einen Typ-II-Aufbau oder zwei separate Vias – eines L1→L2 und eines L2→L3 – mit einem dazwischenliegenden Capture-Pad auf L2.

Die vollständigen Mechanismen, die zu dieser Einschränkung durch die Laminierungssequenz führen, finden Sie im Leitfaden zum Laminierungsprozess von Leiterplatten mit Blindverklebung.

Grundstücksdimensionierung: Registrierungsfehler als maßgebliche Einschränkung

Der Laser positioniert sich mit einer Genauigkeit von ±25–35 µm. Das Problem besteht darin, dass die Zielfläche der inneren Lage möglicherweise nicht an der vorgesehenen Position liegt. Jeder Laminierungszyklus führt zu einem XY-Registrierungsfehler von ±30–50 µm, da die äußeren Lagen an den inneren Passmarken ausgerichtet werden. Bei einem Aufbau vom Typ I (zwei Zyklen) beträgt die maximale Positionsunsicherheit des Via-Zentrums relativ zur Zielfläche ±65–100 µm. Eine nur auf die Lasergenauigkeit ausgelegte Kontaktfläche – ohne Berücksichtigung der Ausrichtung – führt in der Produktion häufig zu ringförmigen Ausbrüchen.

Die minimale Spalte stellt die geometrische Untergrenze dar, unterhalb derer ein Ausbruch bei normaler Registerabweichung gewährleistet ist. Die produktionssichere Spalte ist der korrekte Zielwert für Konstruktionen, die eine Fertigungsausbeute von über 97 % anstreben.

Seitenverhältnis: Die Zuverlässigkeitsbeschränkung, nicht nur eine Ertragskennzahl

Gemäß IPC-2226 beträgt das empfohlene maximale Aspektverhältnis für Blind-Vias 1:1 – Tiefe geteilt durch Durchmesser sollte 1 nicht überschreiten. In der Praxis zeigen Zuverlässigkeitsdaten jedoch, dass die Einschränkung strenger ist. Tests mit unterschiedlichen Aspektverhältnissen belegen, dass Mikro-Vias mit einem Aspektverhältnis von 0.7 beschleunigte Lebensdauertests überstehen, während Mikro-Vias mit einem Aspektverhältnis von 1 bereits nach wenigen Temperaturzyklen ausfallen. Die Ausfallursache ist Materialermüdung des Kupfers am Via-Knie – dem Übergang zwischen der Wand des Via-Kanals und dem unteren Kontaktpad –, wo sich die Spannung aufgrund der unterschiedlichen Wärmeausdehnung während der Temperaturzyklen konzentriert. Das Via besteht den anfänglichen elektrischen Test bei Raumtemperatur, versagt aber im praktischen Einsatz.

Die Auswahl des Prepregs steuert das Seitenverhältnis direkt:

• 1080-Prepreg mit einem Harzgehalt von 65–70 % härtet zu 60–70 µm aus – bei einer 0.10 mm Durchkontaktierung, Aspektverhältnis = 0.65:1 ✓
• 2116-Prepreg mit einem Harzgehalt von 52–58 % härtet auf 110–130 µm aus – mit einer 0.10 mm Durchkontaktierung, Aspektverhältnis = 1.1–1.3:1 ✗
• 7628-Prepreg härtet auf 170–200 µm aus – nicht als äußeres Aufbaudielektrikum für lasergebohrte Durchkontaktierungen verwenden.

Für alle äußeren HDI-Aufbauschichten ist Prepreg vom Typ 1080 oder 106 vorzuschreiben. Diese Änderung in der Fertigungsanweisung behebt die meisten Abweichungen vom Aspektverhältnis ohne Routing-Änderungen und ohne Mehrkosten. Sie ist zudem entscheidend für die Qualität der Durchkontaktierungswände: Prepregs mit geringerem Harzanteil weisen einen höheren Glasfaseranteil auf, der unter CO₂-Laser ungleichmäßig abgetragen wird. Dies führt zu rauen Durchkontaktierungswänden, die den Aufwand für die Entschmierung erhöhen und die Haftung der Beschichtung verringern.

Via-in-Pad: Wann es erforderlich ist und wie man es korrekt angibt

Bei der Via-in-Pad-Technik wird die Blinddurchkontaktierung direkt innerhalb des BGA- oder QFN-Anschlusspads platziert, anstatt daneben. Dies ist erforderlich, wenn der BGA-Pitch 0.40 mm oder kleiner ist und eine hohe Anzahl von I/Os vorliegt – der Pad-Abstand reicht nicht aus, um eine Durchkontaktierung neben dem Pad zu verlegen und gleichzeitig den Mindestabstand zu benachbarten Pads einzuhalten. Daher ist die Platzierung innerhalb des Pads die einzig geometrisch sinnvolle Fanout-Lösung.

Eine nicht vollständig gefüllte Durchkontaktierung saugt beim Reflow-Löten Lot auf. Das Lot gelangt in den Lötkolben, fließt nicht zurück und führt zu einer lötmittelarmen Lötstelle mit ausreichender Leitfähigkeit für Durchgangsprüfungen, aber unzureichender mechanischer Festigkeit für Temperaturwechsel oder Vibrationen. Dieser Fehler wird bei allen Standard-Werksprüfungen nicht erkannt – er tritt erst bei Retouren aus dem Feld auf.

Die Fertigungshinweise für Via-in-Pads müssen alle vier Elemente spezifizieren:

• Füllmethode: Kupfergalvanisiertes Füllmaterial – kein Epoxid- oder Harzfüllmaterial, das beim Aushärten schrumpft und eine Vertiefung in der Oberfläche des Füllpads hinterlässt, was das Pastenvolumen und die Fugenbildung beeinträchtigt.
• Planarisierung: Chemisch-mechanisches Planarisieren (CMP) auf ≤15 µm Überstand über dem umgebenden Kupfer bei einer Rasterteilung von 0.40 mm; ≤25 µm akzeptabel bei einer Rasterteilung von 0.50 mm
• Spezifikation für ungültig: ≤10 % Querschnittshohlraum gemäß IPC-6012; ≤8 % für Anwendungen, die mehr als 500 Temperaturzyklen erfordern
• Verkleinerung der Schablonenöffnung: Die Öffnung der Pastenschablone an den Via-in-Pad-Positionen ist auf 80–90 % der nominalen Padfläche zu reduzieren, um den Überstand der Füllung auszugleichen. Dies muss dem Montageingenieur separat mitgeteilt werden – es wird nicht automatisch aus den Fertigungsunterlagen übernommen.

HDI-Build-Typ-Auswahl: Welcher Typ ist für Ihr Design tatsächlich erforderlich?

Der HDI-Aufbautyp muss vor Beginn des Layouts ausgewählt werden. Er bestimmt, welche Lagenpaare Blind-Vias unterstützen, wie viele Laminierungszyklen die Leiterplatte benötigt und welche Kosten entstehen. Wird bei der DFM-Prüfung – nach Abschluss des Routings – ein Fehler im Aufbautyp festgestellt, müssen alle betroffenen HDI-Escape-Lagen neu geroutet werden.

Auswahllogik

Beginnen Sie mit dem engsten Bauteilabstand, bestimmen Sie den minimalen Via-Typ, der die erforderliche Fächerung ermöglicht, und prüfen Sie, ob alle signalkritischen Lagenpaare mit den verfügbaren Blind-Vias-Paaren dieses Aufbautyps verbunden werden können. Wählen Sie Typ II oder III nicht spekulativ – jeder zusätzliche Laminierungszyklus erhöht das Ausbeuterisiko und verlängert die Lieferzeit erheblich.

Wenn Ihr Design ein BGA-Gehäuse mit 0.50 mm Rastermaß verwendet, das lediglich Blind-Vias für die Leiterbahnführung L1→L2 benötigt, und die interne Leiterbahnführung auf einem Standardkern abgeschlossen wird, ist Typ I ausreichend und die wirtschaftlichste Wahl. Bei demselben Design mit einem BGA-Gehäuse mit 0.40 mm Rastermaß, bei dem Via-in-Pad zwingend erforderlich ist und ein kritisches Signal direkt von der Oberseite zu L3 übertragen werden muss, ist Typ II erforderlich – und dies erst während der Layout-Fertigstellung anstatt im Vorfeld zu erkennen, ist ein Fehler.

Gestapelte vs. versetzte Mikro-Vias: Zuverlässigkeitsdaten und Design-Kompromisse

Wenn ein Signalweg durch zwei dielektrische Aufbauschichten verlaufen muss – beispielsweise von L1 nach L3 in einem Typ-II-Aufbau – können die beiden Durchkontaktierungen, die L1→L2 und L2→L3 verbinden, entweder versetzt oder übereinander angeordnet sein.

Versetzt: Die beiden Durchkontaktierungen sind horizontal um mindestens 0.20 mm (Mitte zu Mitte) versetzt. Jede Durchkontaktierung befindet sich auf einem eigenen Kontaktpad. Das Zwischenpad (L2) muss so dimensioniert sein, dass es sowohl den oberen Durchkontaktierungsring als auch die Leiterbahn zur unteren Durchkontaktierung aufnehmen kann. Eine Kupferfüllung ist nicht erforderlich. Dies ist die Standardlösung – geringere Kosten, höhere Zuverlässigkeit, einfachere Fertigung.

Gestapelt: Beide Durchkontaktierungen haben die gleichen X/Y-Koordinaten. Die untere Durchkontaktierung (L2→L3) muss mit Kupfer gefüllt und CMP-planarisiert werden, bevor der obere Aufbau laminiert wird, da die obere Durchkontaktierung (L1→L2) direkt auf die planarisierte Füllfläche gebohrt wird. Dies ist nur bei extrem dichten BGA-Escape-Arrays erforderlich, bei denen ein horizontaler Versatz von 0.20 mm geometrisch nicht möglich ist.

Die bisher gesammelten Daten deuten darauf hin, dass gestapelte Mikrovias mit drei oder mehr Lagen deutlich anfälliger für Ausfälle sind als versetzte Via-Strukturen. Bei zweilagigen gestapelten Vias hängt die Zuverlässigkeit entscheidend von der Füllqualität ab.

Die Spezifikation des Hohlraumanteils ist wichtig, da Hohlräume die thermische Spannung an den Hohlraumgrenzen während der Lade-/Entladezyklen konzentrieren. Eine gestapelte Durchkontaktierung mit 20 % Hohlraumanteil versagt bereits nach einem Bruchteil der Zyklen einer vergleichbaren gestaffelten Struktur – und der Ausfall besteht den ersten elektrischen Test. Vergewissern Sie sich stets beim Hersteller, dass er für die Durchkontaktierungsfüllung ein Bottom-Up-Pulsplattierungsverfahren (und nicht die standardmäßige konforme Galvanisierung) verwendet. Bei der standardmäßigen konformen Galvanisierung wird die Durchkontaktierungsöffnung vor der Füllung des Zentrums geschlossen, wodurch routinemäßig Hohlräume von 20–40 % entstehen. Das Bottom-Up-Verfahren füllt von der Stoppfläche nach oben und erreicht konstant einen Hohlraumanteil von ≤ 8 %.

Bevor Sie sich für gestapelte Vias entscheiden, sollten Sie das Design zunächst mit versetzten Vias routen. Viele Designs, die vermeintlich gestapelte Vias erfordern, können mit einer um 5–8 % größeren Fanout-Fläche auch mit einer versetzten Konfiguration realisiert werden. Die Unterschiede hinsichtlich Kosten, Zuverlässigkeit und Fertigungsrisiko sind erheblich.

Kosten blinder Via-Leiterplatten: Treiber, Multiplikatoren und was Designer beeinflussen können

Warum der Kostenaufschlag höher ist, als die Anzahl der Schichten vermuten lässt

Der höhere Kostenaufwand für Leiterplatten mit Blind-Vias resultiert aus der Prozesskomplexität und dem damit einhergehenden Ausfallrisiko, nicht aus den Materialkosten. Jeder Laminierzyklus verlängert die Prozesszeit um 8–12 Stunden (Presszyklus, Aushärtungszeit und kontrollierte Abkühlung) zuzüglich Zwischenzyklusprüfung, Passerprüfung und dem Risiko, die Leiterplatte jederzeit verwerfen zu müssen. Eine Leiterplatte vom Typ III mit vier Laminierzyklen kostet nicht das Vierfache einer Standardplatine mit einem Zyklus; sie ist teurer, weil jeder Zyklus eine Fehlerwahrscheinlichkeit von 1–3 % birgt und sich diese Wahrscheinlichkeiten addieren: Über vier Zyklen hinweg liegt die Wahrscheinlichkeit für mindestens einen Fehler auf 4–12 %.

Drei Prozesskosten machen 50–65 % des gesamten Stückkostenaufschlags aus:

• Laminierzyklen: Die Mindestzeit pro Zyklus für nicht komprimierbare Prozesse beträgt 8–12 Stunden. Ein Typ-III-Aufbau mit vier Zyklen erfordert mindestens 32–48 Stunden Laminierzeit vor dem Bohren, Beschichten oder der Bildgebung. Hier entstehen Durchlaufzeit und Kosten.
• Laserbohren: Die Einrichtungskosten pro Panel betragen 80–250 US-Dollar, unabhängig von der Anzahl der Durchkontaktierungen, zuzüglich 0.008–0.025 US-Dollar pro Durchkontaktierung für CO₂-Laser bzw. 0.015–0.040 US-Dollar pro Durchkontaktierung für UV-Laser. Bei einem Panel mit 600 Blind-Vias erhöhen allein die Bohrkosten die Kosten um 35–75 US-Dollar pro Panel.
• Kupferfüllung und CMP-Planarisierung: Erforderlich für gestapelte Durchkontaktierungen und Via-in-Pad-Verbindungen. Die Füllung kostet zusätzlich 0.05–0.15 $ pro Durchkontaktierung; die CMP-Planarisierung 1.50–5.00 $ pro Leiterplatte. Bei einem Design mit 600 Durchkontaktierungen und gestapelten Durchkontaktierungen im Vergleich zu versetzten Durchkontaktierungen kann allein dieser Unterschied 30–95 $ pro Leiterplatte betragen.

Vier Designentscheidungen, die die Kosten senken, ohne die Leistung zu beeinträchtigen

• Verwenden Sie den niedrigsten HDI-Typ, der Ihr Routing ermöglicht. Der Preisaufschlag für Typ I bis Typ III beträgt das 2- bis 3-Fache des HDI-Aufschlags, Laserbohren und Füllen nicht mitgerechnet. Wenn alle BGA-Fanouts L1→L2-Verbindungen aufweisen, ist Typ I ausreichend.
• Wo immer dies die Routing-Möglichkeiten zulassen, sollten gestaffelte Mikro-Vias verwendet werden. Durch die gestaffelte Anordnung entfällt der Kupferfüllzyklus und das CMP-Verfahren vollständig. Bei 600 Vias pro Panel ergibt sich dadurch eine Kostenersparnis von 30–95 US-Dollar pro Leiterplatte bei gleichzeitig höherer Zuverlässigkeit.
• Verwenden Sie 0.15-mm-Durchkontaktierungen anstelle von 0.10-mm-Durchkontaktierungen, sofern der Rasterabstand dies zulässt. Bei einem BGA-Raster von 0.50 mm sind 0.15-mm-Durchkontaktierungen geometrisch realisierbar und verursachen 40 % geringere Bohrkosten pro Durchkontaktierung. Die Ausbeute liegt bei über 99 % (gegenüber 97–98 % bei 0.10 mm), und sie weisen ein besseres Aspektverhältnis auf. Es gibt keine Einbußen bei den elektrischen Eigenschaften.
• 1080 Prepreg in HDI-Aufbauschichten spezifizieren. Bei einer ausgehärteten Schichtdicke von 65–70 µm reduziert 1080 das Aspektverhältnis von 1.1–1.3:1 (2116 Prepreg) auf 0.65:1 – was die Ausbeute im ersten Durchgang verbessert, die Bohrkosten senkt und die Zuverlässigkeit im Feld erhöht. Die Materialkosten bleiben gleich.

Bewertung eines Herstellers von Blind-VIA-Leiterplatten: Die Fragen, die die Leistungsfähigkeit offenbaren

Fragen zur Prozessfähigkeit

Die Herstellung von HDI-Blind-Vias erfordert spezielle Ausrüstung und Prozessdisziplin, über die viele Leiterplattenhersteller nicht verfügen. Diese Fragen unterscheiden Betriebe mit der nötigen Kompetenz von solchen, die bei der Serienfertigung Schwierigkeiten haben werden:

• „Welche HDI-Typen stellen Sie im eigenen Haus her, und wie hoch ist die Anzahl der Laminierzyklen für jeden einzelnen Typ?“ Ein kompetenter Hersteller nennt Typ I, II, III und beliebige Lagen mit den zugehörigen Zykluszahlen. Eine vage Antwort – „Wir bieten HDI an“ oder „Wir unterstützen Blind-Vias“ – ohne genaue Prozessangaben deutet darauf hin, dass die komplexen Fertigungsprozesse wahrscheinlich ausgelagert werden oder nur begrenzte Erfahrung mit mehr als Typ I besteht.
• „Welchen minimalen Durchmesser hat Ihre fertige Jalousie bei der separaten Anwendung von CO₂- und UV-Laser?“ 0.10 mm CO₂-Laser entspricht der Standardproduktionskapazität. 0.075 mm UV-Laser deuten auf fortschrittlichere Anlagen hin. Angaben unter 0.075 mm sollten anhand von Querschnittsdaten überprüft werden, da es sich hierbei um eine Spezialtechnologie handelt, die nur wenige Betriebe zuverlässig beherrschen.
• „Wie hoch ist Ihre typische Schicht-zu-Schicht-Registrierungsgenauigkeit nach dem zweiten Laminierzyklus?“ Als Vergleichswert gilt: ±35–50 µm entsprechen einem soliden Standard. ±25–30 µm gelten als fortschrittlich. Ein Hersteller, der diese Frage nicht numerisch beantworten kann, verfügt nicht über die notwendige Prozesskontrolle, um 0.30 mm große Kontaktflächen auf 0.10 mm großen Blind-Vias in der Produktion zuverlässig zu realisieren.
• „Welchen Hohlraumanteil halten Sie bei kupfergefüllten gestapelten Durchkontaktierungen, und welche Füllchemie verwenden Sie?“ Richtige Antwort: ≤10 % Porenanteil gemäß IPC-6012, Zielwert ≤8 %, bei Verwendung von Bottom-up-Pulsgalvanisierung. Ein Betrieb, der Standard-Schutzgalvanisierung zur Füllung verwendet, erzeugt Porenanteile von 20–40 % – strukturell konform bei oberflächlicher Prüfung, aber unzuverlässig bei Temperaturwechselbeanspruchung.
• „Wie geht man mit Blind-Via-Layer-Pair-Verletzungen bei der DFM-Überprüfung um?“ Eine sorgfältig arbeitende Werkstatt kennzeichnet spezifische Via-Paare mit Koordinaten, ermittelt den zur Behebung des Fehlers erforderlichen Build-Typ und meldet diesen innerhalb von 24 Stunden an den Designer zurück. Eine Werkstatt, die Konstruktionen mit unmöglichen Via-Paaren an die Produktion weitergibt oder Fehler durch einen Build-Typ-Austausch ohne Benachrichtigung behebt, verursacht Fehler im Feld.

Dokumentationsanforderungen für Produktionsprogramme

Bei allen Blind-by-PCB-Projekten, die über Prototypenmengen hinausgehen, sind folgende Leistungen als Standardliefergegenstände zu fordern:

• Zwischenzyklus-Inspektionsprotokolle: Röntgenregistrierungsmessung und Plattendickenkartierung zwischen jedem Laminierzyklus – nicht stichprobenartig, sondern an 100 % der Platten
• TDR-Impedanz-Couponberichte: Chargenspezifische Impedanzmesswerte mit Wellenformaufzeichnungen, keine Prozessmittelwertdokumentation
• Querschnitt des ersten Artikels: Mikroskopischer Querschnitt repräsentativer Blind-Vias zur Überprüfung der Kupferplattierungsdicke am Via-Knie (Minimum gemäß IPC-6012 Klasse 3: 12 µm), des Hohlraumanteils und der Registrierung des Kontaktpads.
• Materialchargenrückverfolgbarkeit: Prepreg-Charge, Kupferfolien-Charge und Laminatkern-Charge sind mit dem Produktionsbegleitpapier für die Feldausfallanalyse verknüpft.

Highleaps Blind-Via-Leiterplattenfähigkeit

Highleap Electronics fertigt Blind-Via-Leiterplatten von Typ I bis Typ III und Anylayer-HDI mit folgenden verifizierten Produktionskennzahlen:

• Lasersysteme: CO₂ (Mindestdurchmesser 0.10 mm, FR4- und Standardlaminate); UV (Mindestdurchmesser 0.075 mm, ein spezielles verlustarmes Laminat, PTFE, Megtron 6/7-kompatibel)
• Über die Ausfüllung: Pulsplattierung von unten nach oben; Porengröße ≤ 8 %; CMP-Planarisierung auf ≤ 15 µm Oberflächenüberstand
• Anmeldung: ±35µm typische Schicht-zu-Schicht-Toleranz nach dem zweiten Laminierzyklus; 100%ige Röntgenregistrierungskontrolle aller Paneele zwischen den Zyklen
• DFM: Blindprüfung durch Layerpaar- und Seitenverhältnisprüfung bei jedem HDI-Angebot – unmögliche Layerpaare werden innerhalb von 24 Stunden mit spezifischen Korrekturhinweisen zurückgesendet.
• Dokumentation: Chargenbezogene TDR-Couponberichte, Zwischenzyklus-Inspektionsprotokolle und Materialchargenrückverfolgbarkeit als Standardliefergegenstände.
• Aufbaufähigkeit: Typ I bis Typ III; HDI-Beliebigschichtsysteme mit bis zu 4 Aufbauschichten pro Oberfläche; starr-flexible HDI-Hybridsysteme

Den kompletten sequenziellen Laminierprozess – einschließlich Presszyklusparameter, Zwischenzyklus-Inspektionsprotokoll, Fehlerursachen und Ausbeutedaten nach Bauart – finden Sie im Leitfaden zur Blind-Via-PCB-Laminierung und Fehlervermeidung.

Holen Sie sich ein Angebot für Ihre Jalousie über PCB