Design für Testbarkeit (DFT) für Leiterplatten: Grundlagen und Teststrategie

Highleap Electronics bietet Leiterplattenfertigung und -bestückung an und prüft die Testbarkeit während unseres Prozesses. kostenlose DFM-BewertungDas Ziel ist einfach: weniger Überraschungen beim Build-Prozess, klarere Ergebnisse (bestanden/nicht bestanden) und eine schnellere Auslieferung.

---

DFT-Leiterplatten-Grundlagen

Design for Testability (DFT) bedeutet, Ihre Leiterplatte so zu gestalten, dass die Fertigung sie effizient überprüfen kann. Es ist keine optionale Funktion, sondern hat direkte Auswirkungen auf:

• Lieferzeit verlängert sich, da schwer testbare Platinen mehr manuelle Prüfungen und längere Debugging-Schleifen erfordern.
• Die Ausbeute ist hoch, weil nicht testbare Netze Fehler bis in spätere Phasen unentdeckt lassen.
• Die Kosten für wiederholte Nacharbeiten und den damit verbundenen Entwicklungsaufwand übersteigen schnell die Kosten für die Hinzufügung von Testzugriffen.
• Konsistenz, da ein klarer Testzugriff wiederholbare Tests über verschiedene Chargen und Werke hinweg ermöglicht.

Die meisten Montagefehler sind nicht mysteriös. Typischerweise handelt es sich um Unterbrechungen, Kurzschlüsse, Lötfehler, Verpolungsprobleme, falsche Werte oder fehlende Teile. DFT stellt sicher, dass die Fabrik diese Fehler schnell erkennen und beheben kann.

---

PCBA-Teststrategie

Eine gute DFT beginnt mit der Wahl einer realistischen Teststrategie. Sie benötigen nicht jede Methode. Sie benötigen die richtige Kombination für Ihr Volumen, Ihre Dichte und Ihr Risiko.

Im Schaltungstest ICT

• Am besten geeignet, Mittlere und hohe Produktionsmengen, bei denen kurze Zykluszeiten und Wiederholgenauigkeit wichtig sind
• Stabilität hervorragende Abdeckung von Herstellungsfehlern, sofern Zugang besteht
• Anforderung ausreichende Prüfpunkte und üblicherweise eine Vorrichtung

Flying-Probe-Test

• Am besten geeignet, Prototypen und Kleinserien, bei denen Designänderungen häufig vorkommen
• Stabilität Keine Investitionen in feste Einrichtungsgegenstände und flexibel für Änderungen
• Abtausch langsamer pro Board als ICT

Boundary Scan JTAG

• Am besten geeignet, dichte digitale Designs mit JTAG-fähigen Geräten
• Stabilität Ermöglicht eine größere Abdeckung, ohne dass für jedes Netz Sondenpads benötigt werden.
• Einschränkung Ersetzt weder analoge Prüfungen noch eine vollständige Funktionsprüfung

Funktionstest

• Am besten geeignet, Überprüfung der Funktionsfähigkeit des Produkts unter Strom- und realen Bedingungen
• Stabilität bestätigt die Designabsicht
• Risiko Montagefehler können übersehen werden, wenn keine entsprechende Abdeckung geplant ist.

In der Praxis sieht eine typische Kombination aus Flying Probe und Funktionsprüfung für Prototypen und ICT und Funktionsprüfung für die Serienproduktion aus. Ist ICT nicht realisierbar, kann eine geplante Kombination aus selektiver Sondierung, JTAG (sofern verfügbar) und Funktionsprüfung dennoch ein hohes Maß an Zuverlässigkeit gewährleisten.

Angebot für Leiterplatten und bestückte Leiterplatten anfordern

---

PCB-Testpunkt-Design

Testpunkte sind das DFT-Feature mit dem höchsten ROI. Sind die Testpunkte leicht zugänglich, lassen sich Produktionstests schnell und wiederholbar durchführen. Fehlen sie oder sind sie ungünstig platziert, wird das Testen manuell, langsamer und weniger konsistent.

Prüfpunktgröße und Oberflächenbeschaffenheit

• Fliegende Sonde Funktioniert üblicherweise gut mit speziellen Pads mit einem Durchmesser von etwa 0.5 mm bis 0.7 mm, abhängig von Ihrer Dichte und Ihrem Tastsystem.
• ICT-Einrichtungen Für zuverlässigen Kontakt und eine geringere Ausfallrate werden typischerweise größere, dedizierte Kontaktflächen mit einem Durchmesser von etwa 0.9 mm bis 1.0 mm bevorzugt.
• Oberflächengüte Die Kontaktflächen sollten für Sonden geeignet und stabil sein. Vermeiden Sie lötbeschichtete Pads, da dies die Messgenauigkeit erhöhen kann. Spezielle, freiliegende Kupferpads mit einer geeigneten Oberflächenbehandlung gewährleisten eine höhere Konsistenz.

Praktischer Rat Wenn Sie sich nicht sicher sind, welche Testmethode verwendet werden soll, entwerfen Sie Testpunkte, die zumindest für Flying Probes geeignet sind, und reservieren Sie offene Bereiche, die in einer zukünftigen Produktionsrevision ICT unterstützen könnten.

Testpunktabstand und Zugriff

Testpunkte schlagen am häufigsten fehl, weil die Sonden sie physisch nicht erreichen können. Gängige Zugriffsregeln:

• Keepouts Halten Sie ausreichend Abstand zu hohen Bauteilen, Abschirmungen, Steckverbindern und Kühlkörpern, damit die Sonden nicht kollidieren.
• Brettkantenrand Vermeiden Sie es, Testpunkte zu nah am Leiterplattenrand zu platzieren, da Vorrichtungen und Klemmen dort stören könnten.
• Einseitiges Sondieren Wenn möglich, sollten die meisten Testpunkte auf einer Seite angeordnet werden, um den Testaufbau zu vereinfachen und die Kosten zu senken.

Wenn Ihre Platine nur von einer Seite getestet werden kann, priorisieren Sie zunächst die kritischen Netze auf dieser Seite und platzieren Sie anschließend sekundäre Netze dort, wo der Platz es zulässt.

Welche Netze sollten Testpunkte erhalten?

In der Produktion benötigt man selten einen Testpunkt auf jedem Netz. Wichtig ist eine Abdeckung der Netze, die Montagefehler schnell aufdecken und Ausfälle isolieren.

• Alle Stromschienen Jeder Spannungsbereich sollte über zugängliche Messpunkte verfügen.
• Mehrere Gründe Ein stabiler Bodenzugang reduziert Störungen und Fehlalarme während der Messung.
• Programmier- und Debug-Zugriff SWD JTAG UART- oder Programmieranschlüsse verhindern Build-Abbrüche, wenn Firmware oder Konfigurationen benötigt werden.
• Takte zurücksetzen grundlegende Steuernetze, die bestimmen, ob die Platine aktiv ist
• Wichtige analoge Knoten Messlinienreferenzen und Rückkopplungspunkte, an denen Sie Schwellenwerte für Bestehen/Nichtbestehen definieren können
• Schnittstellen Schlüsselpins für Kommunikationsanschlüsse, die für Funktionstests verwendet werden

Prinzip der hohen Ausbeute: Testpunkte hinzufügen, an denen eine Messung mehrere Dinge gleichzeitig bestätigen kann, wie z. B. eine Schiene, die auch einen Regler, ein Messnetzwerk und einen nachgelagerten Lastzustand validiert.

Wie man Testpunkte beschriftet und dokumentiert

Selbst perfekte Testpunkte verlieren an Wert, wenn sie schwer zu identifizieren sind. Um langsames Debuggen während der Produktion zu vermeiden:

• Testpunkte benennen mit eindeutigen Kennungen wie TP1 TP2 plus Netzname in der Dokumentation
• Fügen Sie eine Liste der Testpunkte hinzu. in Ihrem Assembly-Paket die Zuordnung von TP zu Netznamen und erwarteten Werten
• Stellen Sie eine Montageansicht bereit. Standorte werden zur schnellen Orientierung für den Bediener angezeigt.

Testpunkte und Hochgeschwindigkeitssignale

Hochgeschwindigkeitsnetze und Leiterbahnen mit kontrollierter Impedanz erfordern besondere Sorgfalt. Ein ungünstig platzierter Testanschluss kann Stichleitungen erzeugen und die Signalintegrität beeinträchtigen.

• Vermeiden Sie Testpads auf Leitungen mit kontrollierter Impedanz, wenn möglich
• Verwenden Sie das kleinstmögliche Pad und halten Sie den Messstumpf so kurz wie möglich, falls eine Sondierung erforderlich ist.
• Bevorzugter Zugriff über Steckverbinder für einige Hochgeschwindigkeitsschnittstellen, bei denen das Messen nicht praktikabel ist

Wenn Sie ein Hochgeschwindigkeitsnetz untersuchen müssen, dokumentieren Sie die Messmethode und die zulässigen Grenzwerte, damit der Test konsistent ist und keine falschen Fehler erzeugt.

Checkliste für Schnelltests

• Für kritische Netze werden dedizierte Testpads verwendet, anstatt auf Durchkontaktierungen zurückzugreifen.
• Die Testpunkte sind zugänglich und werden nicht durch hohe Bauteile oder Abschirmungen blockiert.
• Strom- und Erdungsanschlüsse sind für eine stabile Messung ausreichend.
• Programmier- und Debug-Zugriff ist enthalten
• Die Dokumentation ordnet TP-Kennungen eindeutig Netzen und erwarteten Werten zu.

Sind diese Komponenten vorhanden, beschleunigt sich die Produktionsprüfung und Fehler lassen sich leichter diagnostizieren. Das reduziert in der Regel den Nachbearbeitungsaufwand und verbessert die Lieferplanbarkeit.

---

IKT-Designrichtlinien

ICT ist oft die schnellste Testmethode für die Produktion, aber nur, wenn die Leiterplatte dies unterstützt. Bei steigenden Produktionsvolumina kann sich die Berücksichtigung von ICT im Designprozess schnell amortisieren.

• Planung des Sondenzugangs Sicherstellen, dass die kritischen Netze kollisionsfrei erreichbar sind und dass Testpunkte nicht unter Komponenten verborgen werden.
• Erdungsstrategie Mehrere Erdungspunkte zur Reduzierung der Impedanz und Verbesserung der Messstabilität bereitstellen
• Vorstandsunterstützung Planen Sie die mechanischen Stützbereiche so, dass der Sondendruck die Leiterplatte nicht verbiegt und dadurch Kontaktunterbrechungen oder Beschädigungen verursacht.
• Priorität der Abdeckung Der Fokus beim IKT-Zugriff liegt auf Stromversorgung, Reset, Referenzen und der Isolierung von Fehlerknoten, anstatt zu versuchen, auf alles zuzugreifen.

Ist Ihre Leiterplatte für eine umfassende ICT-Abdeckung zu dicht, kann eine Hybridstrategie dennoch produktionsfreundlich sein. Flying-Probe- oder selektive ICT-Abdeckung in Kombination mit Funktionstests erzielt oft gute Ergebnisse, ohne ein unrealistisches Layout zu erzwingen.

---

DFT-Testbericht bei Highleap

Highleap Electronics ist ein Hersteller und Bestücker von Leiterplatten. Unser Ziel ist nicht die Vermittlung von Theorie, sondern die schnelle und zuverlässige Auslieferung von Leiterplatten, die alle Tests bestehen. Deshalb ist die Überprüfung der Testbarkeit ein fester Bestandteil unserer Prozesse. kostenlose DFM-Bewertung.

Was wir vor der Produktion prüfen

• Zugang zum Testpunkt und Machbarkeit für IKT oder fliegende Sonde
• Bereitschaft zum Programmier- und Debug-Zugriff
• Zugriff auf die JTAG-Kette und Dokumentation, sofern zutreffend
• Funktionstesteingaben, die zur Definition von Bestehens-/Nichtbestehenskriterien erforderlich sind
• Praktische Vorschläge zur Verkürzung der Testzeit und Verbesserung der Isolation

Was Sie für die schnellste Überprüfung einsenden sollten

• Gerber- oder ODB-Plus-Bohrdateien
• Stückliste und Schwerpunkt-CPL-Datei
• Ihre Mengenschätzung Prototyp oder Produktion
• Jegliche Einschränkungen bezüglich Ersatzmöglichkeiten oder Konformität
• Funktionale Erwartungen oder eine grundlegende Testcheckliste, falls vorhanden.

Fordern Sie eine kostenlose DFM- und DFT-Analyse an

DFT lässt sich am einfachsten vor dem Build-Prozess beheben. Für reibungslosere Tests und weniger Verzögerungen senden Sie uns Ihre Dateien. Wir teilen Ihnen dann mit, was geändert werden muss und was unverändert bleiben kann.