PoE-Switch-Leiterplattenfertigung für Power-over-Ethernet-Netzwerkhardware

Eine PoE-Switch-Leiterplatte muss zwei Aufgaben gleichzeitig erfüllen: Ethernet-Daten mit kontrolliertem elektrischem Verhalten routen und Gleichstrom über die Ethernet-Schnittstelle an angeschlossene Geräte verteilen. Diese Kombination wandelt die Leiterplatte von einer herkömmlichen digitalen Switch-Plattform in ein kombiniertes Design für hohe Geschwindigkeit, Leistung, Wärmeableitung und Schutz. Für Einkäufer und Hardware-Teams ist die Fertigungsfrage daher nicht allein, ob ein Werk eine mehrlagige Leiterplatte herstellen kann. Entscheidender ist, ob der Fertigungs- und Montageprozess die für das PoE-Design notwendigen Eigenschaften wie Lagenaufbau, Impedanz, Kupfergeometrie, Isolationsabstände, Bauteilplatzierung und thermische Details gewährleisten kann. Highleap Electronics unterstützt die Fertigung von Kommunikations-Leiterplatten und bietet schlüsselfertige Leiterplattenmontage vom Prototyp bis zur Serienproduktion mit technischer Prüfung auf Basis der vom Kunden freigegebenen Designdaten und Testanforderungen.

1. Architektur der PoE-Switch-Leiterplatte: Stromversorgung und Ethernet auf derselben Platine

Ein PoE-Ethernet-Switch vereint üblicherweise mehrere Funktionsbereiche: den Switch-Prozessor bzw. Switching-ASIC, Ethernet-PHY-Bausteine, Speicher- und Managementschaltungen, portseitige Magnetik und Steckverbinder, PoE-Stromversorgungsschaltung, DC/DC-Wandler, Schutzbausteine ​​und den Systemstromanschluss. Die genaue Architektur variiert je nach Portanzahl, Ethernet-Geschwindigkeit, PoE-Typ, Wärmebudget und Gehäusedesign.

1.1 IEEE 802.3 PoE ändert den Strompfad, nicht die grundlegenden Ethernet-Anforderungen

Power over Ethernet (PoE) ist im IEEE-802.3-Standard standardisiert. Frühere PoE-Implementierungen nutzten die Zwei-Paar-Verfahren gemäß IEEE 802.3af und 802.3at, während IEEE 802.3bt die standardisierte PoE-Technologie auf Vier-Paar-Stromversorgung und höhere verfügbare Leistungen erweitert. Für die Leiterplattenfertigung ist dieser Unterschied relevant, da höhere Leistungen die Stromdichte, die Empfindlichkeit gegenüber Kupferverlusten, die Wärmeentwicklung und die Bedeutung der Port-zu-Port-Konsistenz erhöhen.

Der Leiterplattenhersteller darf die PoE-Klassifizierungs- oder Erkennungsschaltung nicht neu gestalten. Diese Funktionen sind durch den Schaltplan des Kunden und den ausgewählten PSE-Controller definiert. Die Fertigung muss stattdessen die vorgesehenen Kupferleiterbahnen, Bauteil-Footprints, Isolationsbarrieren und die Steckverbinder-/Magnetschnittstelle beibehalten.

1.2 Unterteilen Sie die Platine vor der DFM in elektrische Zonen.

Eine sinnvolle DFM-Übersicht beginnt mit dem Verständnis, welche Bereiche elektrisch empfindlich sind:

• Hochgeschwindigkeitsdatenzone: Switch-zu-PHY-Schnittstellen, differentielles Routing von PHY zu Magnetik, Referenzebenen, Takte und Managementbusse.
• PoE-Stromzone: PSE-Controller, MOSFETs, Strommesselemente, Bulk-Entkopplung, DC/DC-Wandler und Hochstrom-Kupferverteilung.
• Hafenschutzzone: TVS-Bauteile, Gleichtaktkomponenten, sofern angegeben, Magnetbauteile, RJ45-Steckverbinder und Gehäuse-/Erdungsreferenzierung gemäß Systemdesign.
• Thermische Zone: Schaltgeräte, Regler, PSE-Schaltungen und andere Bauteile, deren Wärme in Kupfer, thermische Durchkontaktierungen, Kühlkörper oder das Gehäuse abgeleitet werden muss.

Die übersichtliche Darstellung dieser Funktionen auf der Leiterplatte hilft sowohl dem Hardware-Team als auch dem Hersteller, Risiken vor der Produktion zu erkennen. Bei komplexen Lagenstrukturen ist ein dokumentierter Leiterplattenaufbau aussagekräftiger als eine allgemeine Anfrage wie „mehrlagiges FR-4“.

2. Kupfer, Strompfade und thermisches Design für die PoE-Stromversorgung

Der PoE-Bereich ist oft der Teil der Schalttafel, bei dem ein elektrisch korrekt aussehendes Layout dennoch schwer zuverlässig herzustellen ist. Kupferdicke, Leiterbahngeometrie, Verjüngungen der Leiterbahnen, Stromverteilung in den Durchkontaktierungen und lokale Wärmeverteilung beeinflussen sich gegenseitig.

2.1 Wie sollte das Kupfergewicht für eine PoE-Switch-Leiterplatte gewählt werden?

Es gibt kein allgemeingültiges „richtiges Kupfergewicht“ für eine PoE-Switch-Leiterplatte. Die benötigte Kupfermenge sollte anhand der Strompfadgeometrie und der zulässigen Temperaturerhöhung bestimmt werden und nicht allein anhand der Portanzahl. Unsere Ressource zur Strombelastbarkeit von Leiterplatten erläutert die Fertigungsvariablen, die diese Entscheidung beeinflussen. Ein 24-Port-Switch benötigt nicht automatisch ein bestimmtes Kupfergewicht. Die korrekte Konstruktion hängt von der Stromstärke jedes Segments, der zulässigen Temperaturerhöhung, der Kupferbreite, der Kupferdicke, der Lagenanordnung, der Umgebungstemperatur, der Luftzirkulation, den Einschränkungen der Steckverbinder und der Anzahl der Ports ab, die gleichzeitig Strom liefern können.

Für die Fertigung ist es entscheidend, den Kupferbedarf frühzeitig festzulegen. Eine Erhöhung der Kupferdicke im späteren Projektverlauf kann die Ätzkompensation, den Mindestabstand, die Impedanzgeometrie, die Pressdicke und sogar die Herstellbarkeit von digitalen Bereichen mit feiner Rasterteilung beeinflussen. Kombiniert die Leiterplatte BGA-Routing mit feiner Rasterteilung mit dickeren Kupferschichten für die Stromversorgung, kann der Schichtaufbau unterschiedliche Kupferstärken auf verschiedenen Lagen erfordern, anstatt überall eine einheitliche Kupferstärke zu verwenden.

2.2 Thermische Durchkontaktierungen sind nur dann sinnvoll, wenn sie mit einem realen Wärmepfad verbunden sind.

Durchkontaktierungen unter freiliegenden Lötpads, MOSFETs, Reglern und PoE-Controllern können Wärme in das interne oder gegenüberliegende Kupfer ableiten. Ein dichtes Durchkontaktierungsfeld garantiert jedoch keine gute Wärmeableitung, wenn es in kleinen, isolierten Kupferbereichen endet oder durch die mechanische Konstruktion blockiert wird. Die Leiterplattenzeichnung sollte daher den Durchkontaktierungstyp und die Füllanforderungen definieren, wenn Lötmittelabfluss oder die Montage von Durchkontaktierungen in Lötpads problematisch sind.

Bei Designs mit höherer Leistungsdichte kann Highleap die Herstellbarkeit zusammen mit den im Designpaket beschriebenen thermischen Eigenschaften überprüfen. Verwandte Methoden wie Kupferverteilung, thermische Durchkontaktierungen und dickere Kupferschichten werden in unserer Ressource zum thermischen Management von Leiterplatten erläutert.

2.3 Strommesspfade erfordern Geometriekonsistenz

Viele PSE-Implementierungen messen den Strom über dedizierte Messwiderstände oder vom Controller definierte Sensorstrukturen. Der Leiterplattenhersteller sollte die Kelvin-Anschlüsse und die vorgesehene Kupfergeometrie um diese Schaltungen herum beibehalten. Unachtsame CAM-Änderungen in der Nähe des Messpfads können den parasitären Widerstand oder das Messverhalten verändern. Diese Merkmale sollten während der DFM-Prüfung als elektrisch kritisch identifiziert werden , damit routinemäßige Fertigungsanpassungen sie nicht beeinträchtigen.

3. Schutz der Ethernet-Signalintegrität im Bereich von PoE-Stromkreisen

PoE beseitigt nicht die Anforderungen an die Signalintegrität von Ethernet. Der Datenpfad hängt weiterhin von der PHY-Implementierung, dem kontrollierten differentiellen Routing, der Referenzkontinuität, dem Steckverbinder-/Magnetfeld-Layout und den Platzierungsvorgaben des Geräteherstellers ab.

3.1 Kontrollierte Impedanz ist eine Anforderung an den Aufbau und die Geometrie

Ethernet-Differenzialpaare müssen gemäß der in der Designdokumentation definierten Impedanzvorgabe gefertigt werden. Der Leiterplattenhersteller sollte nicht davon ausgehen, dass alle Differenzialpaare auf der Platine die gleiche Impedanz aufweisen. Switch-zu-PHY-SerDes, PHY-zu-Magnetik-Leiterbahnen, Takte und andere Hochgeschwindigkeitsschnittstellen können abweichende Anforderungen stellen.

Das optimale Produktionspaket definiert jede kontrollierte Struktur, ihre Referenzebene, die Zielimpedanz und die zulässige Toleranz. Die Hochgeschwindigkeits-Leiterplattenfertigung von Highleap berücksichtigt dabei auch den Lagenaufbau und die Impedanz für Datennetzwerk-Hardware.

3.2 Vermeidung von Störungen durch die Leistungswandlung in empfindlichen Leitungsführungen

Die PSE- und DC/DC-Abschnitte können schnelle Schaltflanken und Stromschleifen mit hohen Stromanstiegsgeschwindigkeiten (di/dt) aufweisen. Diese Schleifen sollten kompakt bleiben und keine schlecht kontrollierten Rückleitungen mit empfindlichen Takten oder Hochgeschwindigkeitspaaren teilen. Aus Fertigungssicht ist die wichtigste Anforderung, die vom Kunden vorgegebene Ebenensegmentierung, das Durchkontaktierungsmuster, die Kupferabstände und die Bauteilplatzierung beizubehalten, anstatt das Layout optisch zu optimieren.

3.3 Paarsymmetrie ist über die Portschnittstelle relevant

An der Portseite muss die differentielle Leitungsführung die Paarsymmetrie gewährleisten und unnötige Unterbrechungen minimieren. Magnetische Bauteile können in den Steckverbinder integriert oder als separate Komponenten implementiert werden. In beiden Fällen müssen Pad-Geometrie, Paarführung und Bauteilausrichtung dem genehmigten Layout entsprechen. Werden während der Beschaffung Alternativen vorgeschlagen, muss das Ersatzteil vor der Montage hinsichtlich Footprint, Pinbelegung, elektrischer Funktion, Temperaturbeständigkeit sowie aller magnetischen oder PoE-spezifischen Eigenschaften geprüft werden.

4. Überlegungen zu Überspannungsschutz, elektrostatischer Entladung, Isolation und Layout auf der Portseite

Netzwerkanschlüsse verbinden die Switch-Leiterplatte mit langen externen Kabeln, daher erfordert der Anschlussbereich eine andere Behandlung als eine interne digitale Schnittstelle. Die Schutzstrategie hängt von den Zielstandards des Produkts, der Installationskategorie, der Erdung, dem Gehäuse und den Anforderungen des Endmarktes ab.

4.1 Schutzkomponenten benötigen kurze, gezielte Strompfade

TVS-Dioden und andere Überspannungsschutzbauteile sind nur dann wirksam, wenn der Stoßstrom über einen kontrollierten, niederinduktiven Pfad fließen kann. Lange Leiterbahnen zwischen Stecker, Schutzbauteil und dem vorgesehenen Rückleitungspunkt verringern die Wirksamkeit. Der Hersteller sollte diese Leiterbahnen erhalten und unnötige Verengungen durch Änderungen an der Schalttafel oder den Werkzeugen vermeiden.

4.2 Wie viel Kriech- und Luftspielraum benötigt eine PoE-Switch-Leiterplatte?

Ethernet-Magnetbauteile gewährleisten in Standard-Ethernet-Implementierungen eine galvanische Trennung. Es gibt jedoch keinen universellen Kriech- oder Luftabstand für Leiterplatten, der für jeden PoE-Switch gilt. Der erforderliche Abstand hängt von der Sicherheitsarchitektur des Produkts, den Betriebsspannungen, der Umgebung, den geltenden Normen, dem Gehäuse und dem Isolationssystem ab. Der Systementwickler muss daher die erforderlichen Abstände und Isolationsmerkmale definieren. Bei Leiterplatten, die transienten Spannungen auf der Kabelseite ausgesetzt sind, sollte der umfassendere Kontext der EMV-Leiterplattenentwicklung ebenfalls auf Produktebene berücksichtigt werden. Die Leiterplattenzeichnung sollte alle Isolationsschlitze, Kupfer-Sperrbereiche, eingeschränkten Durchkontaktierungsbereiche oder Mindestabstände, die nicht verändert werden dürfen, explizit kennzeichnen. Wenn der fertige Switch für einen bestimmten Sicherheits- oder EMV-Bereich vorgesehen ist, sollten diese Anforderungen in messbare Leiterplatten- und Montageanweisungen übersetzt werden, anstatt sie als allgemeinen Hinweis für „Industriequalität“ zu belassen.

4.3 Chassis- und Signalmasse sollten nicht durch Annahme zusammengeführt werden

Einige Schalterdesigns verwenden separate Gehäuse- und digitale Massebereiche mit kontrollierter Kopplung; andere setzen unterschiedliche Erdungsansätze ein. Der Leiterplattenhersteller muss sich an das vom Kunden freigegebene Design halten und darf Massebereiche nicht überbrücken, um die Kupferbilanz zu verbessern, es sei denn, das Entwicklungsteam genehmigt die Änderung. Die Kupferbilanzierung sollte ohne Änderung der elektrischen Funktion erfolgen.

5. Wichtige Steuerungselemente für die Fertigung und Montage von PoE-Switch-Leiterplatten

Eine PoE-Switch-PCBA vereint große Steckverbinder, ICs mit feiner Rasterteilung, Leistungselektronik, Magnetbauteile und Hochstromstrukturen auf einer einzigen Platine. Diese Kombination erfordert eine abgestimmte Fertigungs- und Montageplanung. Highleap integriert Leiterplattenfertigung, Bauteilbeschaffung, SMT/THT-Bestückung, AOI-/Röntgenprüfung und kundenspezifische Funktionstests in einen einzigen Projektablauf. Der genaue Prüf- und Testumfang wird anhand des freigegebenen Fertigungspakets bestätigt.

5.1 Fertigungsprüfung

Vor der Produktion sollten die Leiterplattendaten hinsichtlich Lagenregistrierung, Kupfer-Rand-Abstand, Bohrungsseitenverhältnis, Lötstopplackbarrieren, Ringöffnungen, Durchkontaktierungen, Kupferverteilung, Impedanzgeometrie und etwaiger Isolationsmerkmale geprüft werden. Die Oberflächenbeschaffenheit sollte den Anforderungen an Bauteil, Steckverbinder, Lagerfähigkeit und Montage entsprechen und nicht allein aus Gewohnheit gewählt werden.

5.2 Montageplanung

Die Stückliste sollte die genauen Herstellerteilenummern und zugelassene Alternativen ausweisen. Ethernet-Transformatoren, integrierte Magnetsteckverbinder, PSE-Controller, Leistungs-MOSFETs, Messwiderstände, Oszillatoren und Hochgeschwindigkeits-PHY-Bausteine ​​eignen sich nicht für einen unkontrollierten Austausch.

Bei verdeckten Lötstellen wie bei BGA- oder bestimmten QFN/LGA-Gehäusen kann die Röntgeninspektion die AOI ergänzen, da AOI Lötstellen unter dem Gehäuse nicht erkennen kann. Durchsteckmontage von RJ45-Steckverbindern, Stromsteckverbindern oder Transformatoren kann je nach Baugruppenkonstruktion selektives Löten, Wellenlöten oder manuelle Verfahren erfordern. Der SMT-Bestückungsservice von Highleap lässt sich mit den für das Projekt festgelegten Durchsteckmontage- und Inspektionsschritten kombinieren.

5.3 Prototypen- und Serienfertigung verfolgen unterschiedliche Lernziele.

Prototypen sollten Passgenauigkeit, Montageprozess, Leistungsverhalten, thermische Hotspots, Portfunktion und Testzugänglichkeit überprüfen. Die Serienproduktion hängt dann von der Kontrolle freigegebener Materialien, Bauteilrevisionen, Lagenaufbau, Prozessänderungen und Testkriterien ab. Ein Prototyp einer Leiterplatte ist besonders wertvoll, wenn die Ergebnisse in die Serienfreigabe einfließen, anstatt Prototyp- und Seriendaten als separate Projekte zu behandeln.

6. Testen einer PoE-Switch-PCBA, ohne die Leiterplattenqualität mit der Produktzertifizierung zu verwechseln

Die Leiterplattenfertigungstests überprüfen die Platine und die Baugruppe auf Übereinstimmung mit den definierten Fertigungsanforderungen. Sie bestätigen jedoch nicht automatisch, dass das fertige Netzwerkprodukt den IEEE-802.3-Standards, Sicherheitsstandards, EMV-Anforderungen oder regionalen Vorschriften entspricht.

6.1 Verifizierung der Leiterplatte

Typische Prüfungen von unbestückten Leiterplatten umfassen die Prüfung auf elektrische Durchgängigkeit und Isolation, die Maßkontrolle, die Prüfung der Lötstoppmaske und der Oberflächenbeschaffenheit sowie die Impedanzmessung mit kontrollierten Prüfkörpern, sofern die Impedanz vorgegeben ist. Für mehrlagige Durchkontaktierungen, hochzuverlässige Aufbauten oder kundenspezifische Qualitätspläne kann eine Mikrostrukturanalyse angefordert werden.

6.2 Montageprüfung

Die Montageprüfung kann Lötpastenprüfung, AOI, Röntgenprüfung verdeckter Lötstellen, Sichtprüfung, Polaritäts-/Orientierungsprüfung und Beurteilung der Verarbeitungsqualität umfassen. Das geeignete Prüfverfahren hängt von den Gehäusetypen und dem vereinbarten Qualitätsplan ab.

6.3 Kann ein Leiterplattenhersteller die IEEE 802.3 PoE-Konformität zertifizieren?

Eine routinemäßige Prüfung der Leiterplatte oder der bestückten Leiterplatte allein reicht nicht aus, um ein fertiges Produkt gemäß IEEE 802.3 zu zertifizieren. Ein sinnvoller Funktionstest für einen PoE-Switch kann Bootvorgang, Managementzugriff, Ethernet-Verbindungsaufbau, Port-zu-Port-Datenverkehr, PoE-Erkennung/Klassifizierung, Stromversorgung unter definierten Lasten, Stromüberwachung und thermisches Verhalten prüfen. Diese Tests erfordern jedoch eine Testvorrichtung, Testsoftware, Grenzwerte, Lasten und Kriterien für Bestehen/Nichtbestehen. Highleap kann gemäß der bereitgestellten Testspezifikation fertigen und montieren; die endgültige Produktkonformität hängt jedoch weiterhin vom gesamten Gerätedesign und dem jeweiligen Zertifizierungsprogramm ab.

7. Checkliste für Angebotsanfragen zur Fertigung und Bestückung von PoE-Switch-Leiterplatten

Für ein präzises Angebot für eine PoE-Switch-Leiterplatte oder eine schlüsselfertige PCBA senden Sie uns bitte ausreichend Informationen für die Fertigungs- und Montageprüfung. Ein hilfreiches Paket umfasst:

• Gerber RS-274X, Gerber X2 oder ODB++ Produktionsdaten
• Excellon-Bohrdateien und Fertigungszeichnung
• Genehmigter Lagenaufbau, fertige Dicke und Kupfergewicht pro Lage
• Impedanzziele und Toleranzen
• PoE-Typ oder für die Designprüfung relevante Stromversorgungsarchitektur
• Isolationsschlitze, Sperrbereiche, Hinweise zu Kriechstrecken/Luftstrecken und sonstige besondere Sicherheitsbeschränkungen
• Stückliste mit Herstellerteilenummern und genehmigten Austauschregeln
• Pick-and-Place-Datei und Montagezeichnung
• Programmieranforderungen für MCUs, EEPROMs, CPLDs oder andere programmierbare Geräte
• PCBA-Testverfahren, Vorrichtungen, Testsoftware und Grenzwerte für Bestehen/Nichtbestehen, falls Funktionstests erforderlich sind
• Prototyp- und Produktionsmengen sowie Verpackungs-/Rückverfolgbarkeitsanforderungen

Highleap Electronics prüft gerne alle relevanten Daten für die Leiterplattenfertigung, die Bauteilbeschaffung, die Montage und die Testvorbereitung. Ein zuverlässiges Angebot basiert auf dem tatsächlichen Lagenaufbau, der Stückliste, der Stromversorgungsarchitektur, dem Qualitätsplan und dem Testumfang – nicht nur auf der Anzahl der Lagen und Ports. Informationen zur Produktionsvalidierung von Switches finden Sie in unserem Leitfaden für Zuverlässigkeitstests von Netzwerk-Switch-Leiterplatten .