10-kerroksinen tekoälypalvelimen piirilevyjen suunnittelu kiihdytinlaitteistolle

”Tekoälypalvelimen piirilevy” on järjestelmäkuvaus, ei valmistusluokka. Termi voi viitata emolevyyn, kiihdytinlisäkorttiin, CXL-muistilaitteeseen, ajastinkorttiin, verkkokorttiin, optisen moduulin kantajaan, hallintaohjaimeen, virranjakokorttiin tai pieneen ohjauskorttiin nestejäähdytysjärjestelmän sisällä. Näillä tuotteilla ei ole yhteistä yhtä kerrosmäärää, laminaattia, impedanssitoleranssia, HDI-kerrointa tai luotettavuussuunnitelmaa.

Kymmenkerroksinen rakenne voi sopia tietyille tekoälyinfrastruktuurilevyille, mutta sitä ei pitäisi mainostaa yleismaailmallisena alustana huippuluokan kiihdytinjalustalevyille tai kytkinjärjestelmille. Oikea kerrosmäärä tulee komponenttien poistumisesta, kanavien lukumäärästä, referenssitason tarpeista, tehonjaosta, liittimen topologiasta, mekaanisesta paksuudesta ja kelpoisuusvaatimuksista. Monissa tapauksissa 12-, 16- tai useampikerroksinen perinteinen levy on riskialttiimpi kuin useiden peräkkäisten HDI-syklien ja tehotasojen pirstaloiminen kymmeneen kerrokseen.

Tämä opas selittää, missä kymmenessä kerroksessa on teknisesti uskottavuutta ja mitä on toimitettava ennen valmistusta. Siinä vältetään tarkoituksella kiinteitä väitteitä, kuten ”Tachyon on kuusi tuumaa”, ”0.4 mm:n BGA vaatii aina 3+4+3” tai ”kaikki tekoälykortit vaativat luokan 3”. Nämä päätökset kuuluvat julkaistuun kanavamalliin, pakkausten poistumistutkimukseen ja hankinta-asiakirjoihin. Yleisiä rakenneohjeita on saatavilla… 10-kerroksisen piirilevyn suunnittelun yleiskatsaus, kun taas yksityiskohtaiset sähkötyöt kuuluvat nopea kanavaopas.

Mihin 10-kerroksinen piirilevy sopii tekoälyinfrastruktuurissa

Kymmenen kerrosta on uskottavinta, kun kortilla on rajoitettu määrä nopeita liitäntöjä, kompakti reititysalue ja virransyöttöarkkitehtuuri, joka ei vaadi useita leveitä, eristettyjä tasoja. Esimerkkejä ovat hallinta- ja BMC-kortit, kiihdytin- tai tallennuslisäkortit, joissa on rajoitettu määrä PCIe- tai CXL-kaistoja, uudelleenajastinkortit, optisten moduulien breakout-kortit, CXL-muistin laajennuslaitteet, verkkoliitäntäalikokoonpanot, tuuletin- ja pumppuohjaimet, telemetriakortit ja valitut virransäätötuotteet.

Saman kerrosmäärän saavuttaminen vaikeutuu, kun levyn on vältettävä useita erittäin suuria paketteja, kuljetettava useita muistikanavia, reititettävä lukuisia 112 Gb/s tai nousevia 224 Gb/s-luokan kaistoja, tuettava useita suurvirtakiskoja tai yhdistettävä useita tiheitä mezzanine- ja optisia rajapintoja. Näissä tapauksissa antipadien, läpivientikenttien ja tehosaarekkeiden käyttämä reititys- ja tasopinta-ala voi tehdä kymmenestä kerroksesta sähköisesti hauraan, vaikka johtimet saataisiin sovitettua niiden mukaan.

Päätöksenteossa tulisi vertailla vähintään kolmea arkkitehtuuria: perinteistä kymmenkerroksista piirilevyä, kymmenkerroksista HDI-piirilevyä ja useampikerroksista perinteistä piirilevyä. Pienin kerrosmäärä ei automaattisesti ole halvin tai luotettavin. Peräkkäinen laminointi, laserporaus, kuparitäyttö ja pienempi saanto voivat olla suurempia kuin kahden toisen perinteisen kerroksen kustannukset.

Luokittele lauta ennen pinoamisen valitsemista

Pinottava kokoonpano tulisi valita kortin roolin mukaan järjestelmässä. Kiihdytinlisäkorttia, CXL-muistikorttia ja optisen moduulin kantajaa voidaan kaikki kutsua tekoälylaitteistoksi, mutta niiden kriittiset rajoitukset ovat erilaiset.

Johto- ja valvontaelimet

Näillä korteilla on yleensä hallitsevia ominaisuuksia mikrokontrollereissa, BMC-laitteissa, tehonsekvensoinnissa, tuulettimien tai pumppujen ohjauksessa, anturiliitännöissä ja kohtuullisen nopeassa verkotuksessa. Referenssitasoa hyödyntävä kymmenkerroksinen pinoaminen voi tarjota puhtaat paluureitit, eristyksen kytkentävirta- ja mittauspiirien välillä sekä riittävän virranjaon käyttämättä korkealaatuista, vähähäviöistä materiaalia koko kortilla.

PCIe- ja CXL-laitteet

PCI Express- ja CXL-linkeillä on yhteinen fyysisen kerroksen perusta, mutta hallitsevalla versiolla ja muodosta on silti merkitystä. PCIe 5.0 käyttää 32 GT/s NRZ:tä, PCIe 6.0 käyttää 64 GT/s PAM4:ää ja PCIe 7.0:n versio 1.0 julkaistiin nopeudella 128 GT/s PAM4. CXL 4.0 julkaistiin vuonna 2025. Nämä tiedot määrittävät signalointikontekstin; ne eivät tarjoa yleistä piirilevyn häviöbudjettia. Sovellettava perusmääritys, lisäkortti tai mukautettu topologia, liitinmalli, ajastimen sijoittelu ja pakettien allokointi on tunnistettava ennen piirilevyn rakenteen valintaa.

Verkko- ja optiset liitäntäkortit

IEEE 802.3df-2024 standardoi 400 Gb/s ja 800 Gb/s Ethernet-objektiivit ja fyysiset kerrokset. "800G":ksi kutsuttu piirilevy voi edelleen käyttää erilaisia ​​kaistamääriä, sähköisiä ulottuvuuksia, liittimiä ja optisten moduulien rajapintoja. Tässä versiossa IEEE P802.3dj kehittää edelleen 1.6 Tb/s toimintaa ja edelleen 200/400/800 Gb/s fyysisiä kerroksia; tätä työtä käyttävien suunnittelujen on nimettävä tarkka luonnos tai asiakkaan vaatimus. Vastaavasti OIF 224G -luokan projektit erottavat erittäin lyhyen, hyvin lyhyen, keskipitkän ja pitkän ulottuvuuden sen sijaan, että määriteltäisiin yksi universaali piirilevykanava.

Kaikkien kolmen levytyypin osalta toimittaja tarvitsee todellisen kanavamääritelmän. Markkinointimerkintä, kuten ”Gen7”, ”800G” tai ”224G”, ei riitä laminaatin tai vastaporausprosessin hyväksymiseen.

Kiihdytinpakkaus, HBM ja piirilevyjen raja

Nykyaikaisten kiihdyttimien käyttämä laajakaistainen muisti on yleensä integroitu prosessoriin edistyneen kotelon, välittimen tai kotelotason substraatin kautta. HBM-liitäntää ei siksi yleensä reititetä perinteisenä differentiaaliväylänä palvelimen piirilevyn läpi. Levyllä on kiihdyttimen ulkoinen virtalähde, PCIe/CXL-, sirujen välinen, hallinta-, kello- ja palveluliitännät. HBM-väylien käsitteleminen tavallisena piirilevyn liuskajohtimena on perustavanlaatuinen arkkitehtuurivirhe.

Pakettiraja muuttaa piirilevyongelmaa kahdella tavalla. Ensinnäkin, levyllä ei ehkä ole erittäin leveää HBM-liitäntää, mutta sen on silti tuettava erittäin tiheää BGA-escape-liitäntää ja suurvirtaista virransyöttöverkkoa. Toiseksi, pakettiescape-liitäntä, vastakkeen tai maadoituksen geometria ja irtikytkentäsijo voivat hallita kerrosmäärää, vaikka ulkoisten suurnopeuskaistojen määrä olisi vaatimaton.

Hallituksen suunnitteluun tarvittavat pakettitiedot

• pallokartta, kenttä, maan halkaisija ja väestökadon malli;
• sähkön ja maapallon jakelu rautateitse;
• ulkoisten suurnopeuskaistojen sijainnit ja referenssipallokuvio;
• sallitut fanout-, via-in-pad- ja takapuolen irtikytkentävyöhykkeet;
• mekaaniset pidikkeet, jäykiste, jäähdytyselementti tai kylmälevyasennus;
• paketti- ja breakout-mallit kanavasimulointia varten;
• kokoonpanoprofiili ja samantasoisuusvaatimukset.

Kymmenkerroksinen suunnittelu tulisi hylätä varhaisessa vaiheessa, jos BGA-purkausanalyysi kuluttaa referenssitasoja, pirstaloi tehonjakelua tai vaatii enemmän keruutasoja kuin kelpoistussuunnitelma pystyy tukemaan. 10-kerroksinen HDI-suunnitteluopas selittää, miksi pelkkä sävelkorkeus ei voi määrittää lukuja 1+8+1, 2+6+2 tai 3+4+3.

PCIe-, CXL- ja Ethernet-kanavatekniikka

Suurnopeusyhteyden toteutettavuus on määritettävä koko kanavan osalta: pakettihaaroitus, siirtymän kautta kulkeva väylä, reititetty linja, liittimen tai kaapelin lähtö, mahdollinen uudelleenajastin ja vastaanotinpaketti. Materiaalivalinta on vain yksi muuttuja.

Takareikä on määriteltävä, kun poistettava käyttämätön tynkä rikkoo kanavavaatimusta eikä sokkoreikäratkaisu ole parempi vaihtoehto. Huomautuksessa on määriteltävä porauspuoli, kohdekerros, suurin jäännöstynkä, työkalun halkaisija, sallittu läpimurto ja tarkastusmenetelmä. Kiinteä ”enintään 3 mil” -vaatimus ei sovellu kaikille paneelin paksuuksille ja kohdistusikkunoille.

Samoin differentiaaliparin sovituksen ja kaistavälien tulisi tulla hallitsevasta toteutuksesta ja kanavamallista. Säännöt, kuten +/- 1 mil parin sisäinen tai 10 W:n väli, eivät ole yleisiä vaatimustenmukaisuuden indikaattoreita. reititysopas selittää, miten ajoitus-, ylikuulumis- ja siirtymävaatimukset muunnetaan asettelurajoitteiksi.

Pinoamis-, materiaali- ja kuparipäätökset

Käytännöllinen kymmenkerroksinen tekoälyinfrastruktuurin pinoaminen suosii usein referenssitasoja signaalikerrosten maksimimäärän sijaan. Neljän signaalin, neljän maadoituksen ja kahden tehon arkkitehtuuri voi tarjota kaksi ulompaa mikroliuskakerrosta ja kaksi hyvin referensoitua liuskajohtokerrosta säilyttäen samalla laajan tehonjaon. Kuuden signaalin/neljän tason järjestelyt tarjoavat enemmän reitityskapasiteettia, mutta voivat luoda vierekkäisiä signaalikerroksia tai riittämättömän tasoalueen; niitä tulisi käyttää vain silloin, kun varsinainen paluutie ja ylikuulumissuunnitelma tukevat niitä.

Vähähäviöinen materiaali tulisi sijoittaa sinne, missä kanavamalli osoittaa sen olevan tarpeen. Hybridirakenteessa voidaan käyttää vähähäviöistä ydintä ja sidosjärjestelmää valittujen suurnopeusliuskajohtokerrosten ympärillä, kun taas muualla voidaan käyttää toista yhteensopivaa järjestelmää. Hybridirakenteen on silti täytettävä sidostus-, poraus-, mittamuutos-, kuparin tarttumis- ja lämpösyklivaatimukset. Kaksi samaan markkinointihäviöluokkaan kuuluvaa laminaattiperhettä eivät ole automaattisesti keskenään vaihdettavissa.

Materiaalin vapautustulot

• tarkka hyväksyttyjen laatujen tai materiaalien luettelo;
• ydin- ja prepreg-rakenne, hartsipitoisuus ja lasityyli;
• lisäyshäviömallissa käytetty kupariprofiili;
• Dk- ja Df-lähteen suunnittelu, menetelmä ja taajuusalue;
• korvaamisvaltuudet ja uudelleenpätevyyspolku;
• terminen historia peräkkäisestä laminoinnista täytteen, viimeistelyn ja kokoonpanon kautta;
• saatavuus, vähimmäisostomäärä ja pitkän aikavälin toimitusrajoitukset.

10-kerroksinen materiaaliopas käsittelee näitä säätöjä yksityiskohtaisesti. Säädetty impedanssi on laskettava uudelleen ehdotettua tuotantorakennetta vasten, eikä sitä saa kopioida yleisestä 5 mil/50 Ω -taulukosta.

HDI, BGA Escape ja Via Architecture

HDI on perusteltua, kun se luo reititysmahdollisuuksia tai sähköistä suorituskykyä, jota perinteinen läpivientikenttä ei pysty tarjoamaan. Pakettipinnikartta, rivien lukumäärä, power-via-vaatimus ja käytettävissä olevat signaalikerrokset ovat tärkeämpiä kuin pelkkä pitch.

Kiihdytin-, uudelleenajastin- ja kytkinpaketeissa voidaan käyttää läpivientiä alustassa (via-in-pad) läpivientikanavien palauttamiseen. Valmistuspiirustuksissa tulee erottaa toisistaan ​​kuparitäytetty mikroläpivienti, johtamaton täyte, hartsitulppa, planarisaatio ja kuparikorkki. Pinottujen mikroläpivientien luotettavuus on osoitettava rakennekohtaisesti, koska täytettyjen läpivientien ja kohdealueiden välinen rajapinta voi muodostua väsymiskohteeksi toistuvassa lämpöaltistuksessa.

Minkä tahansa tai useamman kerroksen HDI-levyä ei pitäisi valita pelkästään sen saatavuuden vuoksi. Jokainen kerroskerros lisää kuvantamista, laminointia, laserporausta, metallointia ja usein kuparitäyttöä/planarisointia. Suunnittelussa tulisi verrata ylemmän kerroksen perinteistä piirilevyä monimutkaiseen kymmenkerroksiseen HDI-piirilevyyn käyttäen reititystä, saantoa, luotettavuutta ja kustannuksia – ei pelkästään nimellistä kerrosmäärää.

HDI-vapautustarkastukset

• näytä jokainen sokea, haudattu, hyppy- ja läpivientiaukko poraustaulukossa;
• tunnistaa pinotut ja porrastetut suhteet kerroksittain;
• vahvistaa mikroputkien halkaisijan, dielektrisen paksuuden ja tallentaa maa-alueen yhtenä prosessi-ikkunana;
• määrittele täyttö-, peite-, kolo- ja kokoonpanopinnan vaatimukset;
• ilmoittaa tuotteen eritelmän, luokan, kelpuutuskupongin ja erän hyväksymisvaatimukset;
• Älä käytä IPC-6016-standardia nykyisenä HDI-hyväksymisstandardina; käytä sovellettavaa nykyistä tuotespesifikaatiota ja hankintaversiota.

Sähkönjakeluverkko ja virranjakelu

Kiihdyttimen tehoa ei voida suunnitella pelkästään virtaotsikon perusteella. Piirilevyn PDN:n on täytettävä tasajännitehäviön, transienttiimpedanssin, muuntimen sijoittelun, kotelon sisäänmenon, liittimien tai kokoomakiskojen rajoitukset, kuparin lämpötilan nousun ja mekaaniset rajoitukset. Virta voidaan syöttää reunakoskettimien, suurvirtaliittimien, kokoomakiskojen, pystysuuntaisten tehomoduulien tai paikallisten säätimien kautta; jokainen arkkitehtuuri käyttää piirilevyä eri tavalla.

Kohde-impedanssisuhde Z_tavoite = ΔV / ΔI on lähtökohta, ei täydellinen PDN-spesifikaatio. Asiaankuuluva transienttispektri, jännitesäätimen säätösilmukka, kotelokapasitanssi ja sallittu jännitehäviö on määriteltävä. Taajuusalueen yläpuolella, jolla piirilevylle asennetut kondensaattorit pysyvät tehokkaina, kotelo- ja piirilevylle asennettavat rakenteet ovat vallitsevia.

DC- ja AC-kysymykset, jotka vaikuttavat valmistukseen

• Mitkä kiskot vaativat leveitä tasoja, paksua kuparia, kuparieristystä tai ulkoisia johtimia?
• Mikä on valmiin kuparin vähimmäispaksuus nimelliskalvopainon sijaan?
• Kuinka paljon tasopinta-alaa menetetään antipadssien, urien, lämpökatkaisijoiden ja kiinnitystarvikkeiden vuoksi?
• Minne takapuolen irtikytkentä voidaan sijoittaa, ja tarvitaanko komponenttien maa-alueisiin täytettyjä reikiä?
• Mikä jännitehäviö ja lämpötilan nousu ovat sallittuja pahimmalla mahdollisella virralla ja ympäristön lämpötilalla?
• Tarvitseeko piirilevy virtaa mittaavia rakenteita, kalibroituja shuntteja tai Kelvin-reititystä?

IPC-2152 antaa ohjeita virrankantokyvystä ja lämpökäyttäytymisestä, mutta se ei supista kompleksista tasoa tai läpikulkukenttää yhdeksi universaaliksi virrantiheysrajaksi. Käytä simulointia tai validoituja testitietoja suurvirtakiihdytinlevyille. Joissakin tuotteissa virtakisko, johdinkehys tai tehomoduuli on sopivampi vaihtoehto kuin satojen ampeerien pakottaminen tavallisten piirilevytasojen läpi.

Terminen ja mekaaninen integrointi

Piirilevy on yksi osa lämpöpolkua. Suuritehoiset paketit johtavat yleensä suurimman osan lämmöstä kotelon kannen, jäähdytysrivan tai nestejäähdytyslevyn kautta pikemminkin kuin piirilevyn kautta. Kuparitasot ja -läpiviennit voivat levittää paikallista lämpöä ja vähentää sähköhäviötä, mutta yksinkertainen läpivientien lukumäärän laskeminen ei todista kotelon lämpösuorituskykyä.

Mekaaninen kuormitus voi olla yhtä tärkeää kuin lämmönjohtavuus. Suuret kotelot, jäykisteet, kylmälevyt ja liitinhäkit luovat taivutusmomentteja, jotka voivat rasittaa juotosliitoksia ja mikroreikiä. Piirilevyn piirustuksessa tulee määritellä paksuus, tasaisuus, raot, kiinnitysreikien toleranssit ja kaikki kontrolloidut paikalliset paksuudet. Kokoonpanoanalyysissä tulee ottaa huomioon käyristyminen uudelleensulatuksesta ja käyttölämpötilasta johtuen.

Lämpö-/mekaaniset vapautustulot

• pakkauksen teho ja hyväksytty lämpöliitäntä;
• jäähdytysrivan tai kylmälevyn kiinnitys ja puristuskuorma;
• komponentti ja mekaanisten laitteiden alla olevien pidikkeiden kautta;
• levyn tuki, jäykisteet ja alustan rajoitteet;
• sallittu keula/kiertyminen ja paikallinen koplanarisuus;
• lämpötila-alue ja odotettavissa olevat lämpösyklit;
• materiaalin CTE ja hybridipinon symmetria.

Voimakas kupari muuttaa syövytysgeometriaa, hartsitäyttöä ja laminointikäyttäytymistä. Kuparikolikot ja -inlayt ovat erikoisrakenteita, jotka vaativat tarkat mitat, liimausmenetelmän, tasaisuuden ja tarkastuskriteerit; niitä ei pitäisi esittää vakiovaihtoehtoina jokaisessa tekoälylevyssä.

Luotettavuus, testaus ja jäljitettävyys

Käyttö datakeskuksessa ei automaattisesti tarkoita IPC-luokkaa 3, eikä kaupallinen tekoälytuote peri autoteollisuuden, lääketieteen tai ilmailualan sertifiointia sanasta ”AI”. Sovellettava suorituskykyluokka ja laatujärjestelmä määräytyvät tuoteriskin, asiakasvaatimusten ja hankintadokumentaation perusteella.

Jäykille piirilevyille IPC-6012 on yleensä relevantti tuoteperhe; jäykille-joustaville piirilevyille käytetään IPC-6013:a, ja korkeataajuisissa rakenteissa voidaan tarvittaessa käyttää IPC-6018:aa. IPC-A-600 tarjoaa visuaalisen tulkinnan, mutta ei korvaa tuotespesifikaatiota. Versio, luokka, lisäykset ja asiakkaan poikkeukset on mainittava tilauksessa.

Luotettavuuden osoittamiseen voivat sisältyä lämpöjännitysmikroleikkaukset, yhteenliitäntöjen rasituskokeet, HATS-testit, lämpötilasyklit, reflow-simulaatiot, CAF-testit, väliinkytkentähäviötestit tai tuotetason ympäristökelpoisuustestit. Nämä menetelmät vastaavat eri kysymyksiin. JEDEC-komponenttien testausmenetelmät eivät automaattisesti määrittele paljaan piirilevyn erän hyväksyntää, eikä IST ole pelkästään −40 °C:sta +125 °C:een lämpötilakammiosykli.

Yleisesti riskialttiissa ohjelmissa huomioon otettavat tiedot

• vaatimustenmukaisuustodistus ja sähkötestien vahvistus;
• vapautettu pinoaminen ja materiaalin/erän jäljitettävyys;
• TDR-tulokset määritellyille impedanssikupongeille;
• tilattujen rakenteiden mikroleikkaustulokset ja näytesuunnitelma;
• syvyysvahvistuksen tai takaporauksen tarkistus tarvittaessa;
• uusien HDI-rakenteiden ensimmäisen artikkelin tai kelpuutusraportit;
• serialisointi ja prosessien välisen jäljitettävyyden varmistaminen sopimuksen niin vaatiessa.

Kaikkia raportteja ei tarvita jokaisesta lähetyksestä. Tarjouksessa tulee erottaa toisistaan ​​vakioraportit, valinnaiset raportit, rikkovat testaukset ja kelpuutustyöt, jotka vaativat erillisiä kuponkeja tai lisäpaneeleja.

Valmistuslupa ja tarjouspaketti

Käyttökelpoista tarjousta ei voida laatia "10-kerroksisesta tekoälypalvelinlevystä" ja luonnoksesta. Toimittaja tarvitsee riittävästi tietoa erottaakseen hallintalevyn nopeasta uudelleenajastus- tai kiihdytyskortista ja tunnistaakseen, mihin prosessiriski keskittyy.

DFM-vastauksen tulisi palauttaa ehdotettu tuotantopino, valmis impedanssigeometria, tunnistetut poikkeukset, erikoisprosessien oletukset ja hyväksyntäkohteet. Tarjous, joka korvaa hiljaisesti materiaalia, muuttaa läpivientiarkkitehtuuria tai poistaa pakollisen raportin, ei ole teknisesti vastaava.

Lähetä tekoälyinfrastruktuurin piirilevy tekniseen arviointiin