Conception de circuits imprimés pour serveur d'IA à 10 couches pour matériel d'accélération

« Carte de circuit imprimé pour serveur d'IA » désigne un système, et non une classe de fabrication. Ce terme peut faire référence à une carte mère, une carte d'extension d'accélération, un dispositif de mémoire CXL, une carte de resynchronisation, une interface réseau, un support de module optique, un contrôleur de gestion, une carte de distribution d'alimentation ou une petite carte de contrôle intégrée à un sous-système de refroidissement liquide. Ces produits diffèrent par le nombre de couches, le type de laminage, la tolérance d'impédance, la structure HDI et le plan de fiabilité.

Une architecture à dix couches peut convenir à certaines cartes d'infrastructure d'IA, mais ne doit pas être présentée comme une plateforme universelle pour les cartes mères d'accélérateurs haut de gamme ou les systèmes de commutation. Le nombre de couches optimal dépend de l'espacement des composants, du nombre de canaux, des besoins en plans de référence, de la distribution de l'alimentation, de la topologie des connecteurs, de l'épaisseur mécanique et des exigences de qualification. Dans de nombreux cas, une carte conventionnelle à douze, seize couches ou plus présente moins de risques que de condenser plusieurs cycles HDI séquentiels et des plans d'alimentation fragmentés sur dix couches.

Ce guide explique dans quels cas dix couches sont techniquement viables et quelles sont les informations nécessaires avant la fabrication. Il évite volontairement les affirmations péremptoires telles que « Tachyon équivaut à six pouces », « Un BGA de 0.4 mm nécessite toujours 3+4+3 couches » ou « Toutes les cartes d'IA nécessitent une classe 3 ». Ces décisions relèvent du modèle de canal publié, de l'étude d'échappement des boîtiers et des documents d'approvisionnement. Des recommandations générales de construction sont disponibles dans le… Aperçu de l'ingénierie des circuits imprimés à 10 couchestandis que les travaux électriques détaillés sont couverts par le guide des chaînes haut débit.

Où se situe une carte de circuit imprimé à 10 couches dans l'infrastructure de l'IA

L'architecture à dix couches est particulièrement pertinente lorsque la carte dispose d'un nombre limité d'interfaces haut débit, d'une zone de routage compacte et d'une architecture d'alimentation ne nécessitant pas de nombreux plans isolés de grande taille. On peut citer comme exemples les cartes de gestion et BMC, les cartes d'extension d'accélération ou de stockage avec un nombre contrôlé de lignes PCIe ou CXL, les cartes de resynchronisation, les cartes de dérivation pour modules optiques, les dispositifs d'extension de mémoire CXL, les sous-ensembles d'interface réseau, les contrôleurs de ventilateurs et de pompes, les cartes de télémétrie et certains produits de contrôle de l'alimentation.

Le même nombre de couches devient problématique lorsque la carte doit gérer plusieurs boîtiers de grande taille, de nombreux canaux mémoire, de nombreuses voies de classe 112 Gb/s ou 224 Gb/s (en cours de développement), plusieurs rails d'alimentation haute intensité, ou connecter de multiples interfaces mezzanine et optiques haute densité. Dans ces cas, le routage et la surface des plans occupés par les antipads, les champs de vias et les îlots d'alimentation peuvent rendre dix couches électriquement fragiles, même si les pistes peuvent y être intégrées.

La décision devrait comparer au moins trois architectures : une carte classique à dix couches, une carte HDI à dix couches et une carte classique à plus de couches. Le nombre de couches le plus faible n’est pas forcément synonyme de coût le plus bas ni de fiabilité optimale. Le coût de la stratification séquentielle, du perçage laser, du remplissage en cuivre et de la réduction du rendement peut compenser l’ajout de deux couches classiques supplémentaires.

Classifiez le plateau avant de sélectionner la pile.

Le choix de la pile de composants doit être déterminé en fonction du rôle de la carte dans le système. Une carte d'extension d'accélération, une carte mémoire CXL et un support de module optique peuvent tous être considérés comme du matériel d'IA, mais leurs contraintes critiques diffèrent.

Conseils de gestion et de contrôle

Ces cartes sont généralement composées principalement de microcontrôleurs, de dispositifs BMC, de systèmes de séquencement de l'alimentation, de commandes de ventilateurs ou de pompes, d'interfaces de capteurs et de réseaux à débit moyen. Une architecture multicouche à dix couches, riche en plans de référence, permet d'obtenir des chemins de retour propres, une isolation entre les circuits de puissance à découpage et de mesure, ainsi qu'une distribution de puissance suffisante sans avoir recours à des matériaux haut de gamme à faibles pertes sur l'ensemble de la carte.

Dispositifs PCIe et CXL

Les liaisons PCI Express et CXL partagent une couche physique commune, mais la révision et le format restent déterminants. PCIe 5.0 utilise 32 GT/s NRZ, PCIe 6.0 utilise 64 GT/s PAM4 et PCIe 7.0 version 1.0 a été lancée à 128 GT/s PAM4. CXL 4.0 est sorti en 2025. Ces informations permettent de comprendre le contexte de la signalisation ; elles ne fournissent pas un budget de perte universel pour la carte. La spécification de base applicable, la topologie de la carte d'extension ou personnalisée, le modèle de connecteur, l'emplacement du retimer et l'allocation du boîtier doivent être identifiés avant le choix de la conception de la carte.

Cartes d'interconnexion réseau et optique

La norme IEEE 802.3df-2024 a normalisé les objectifs et les couches physiques Ethernet 400 Gbit/s et 800 Gbit/s. Une carte décrite comme « 800G » peut néanmoins utiliser différents nombres de voies, portées électriques, connecteurs et interfaces de modules optiques. Dans cette révision, la norme IEEE P802.3dj développe encore le fonctionnement à 1.6 Tbit/s et des couches physiques supplémentaires pour les débits de 200, 400 et 800 Gbit/s ; les conceptions utilisant ces travaux doivent mentionner la version exacte ou les exigences du client. De même, les projets de classe OIF 224G distinguent les portées extra-courtes, très courtes, moyennes et longues au lieu de définir un canal de circuit imprimé universel.

Pour les trois types de cartes, le fournisseur a besoin de la définition précise du canal de distribution. Une étiquette marketing telle que « Gen7 », « 800G » ou « 224G » ne suffit pas pour autoriser un processus de stratification ou de perçage arrière.

Conditionnement des accélérateurs, HBM et limite du circuit imprimé

La mémoire à large bande passante utilisée par les accélérateurs modernes est généralement intégrée au processeur via un boîtier avancé, un interposeur ou un substrat au niveau du boîtier. L'interface HBM n'est donc généralement pas routée comme un bus différentiel classique sur le circuit imprimé du serveur. La carte supporte l'alimentation externe du boîtier de l'accélérateur, les interfaces PCIe/CXL, de communication entre puces, de gestion, d'horloge et de service. Traiter les voies HBM comme de simples lignes de circuit imprimé constitue une erreur d'architecture fondamentale.

La configuration du boîtier modifie la problématique du circuit imprimé de deux manières. Premièrement, la carte peut ne pas intégrer l'interface HBM ultra-large, mais elle doit néanmoins prendre en charge une interface BGA très dense et un réseau d'alimentation à courant élevé. Deuxièmement, la configuration du boîtier, la géométrie du socket ou des pastilles et l'emplacement des zones de découplage peuvent être déterminants pour le nombre de couches, même lorsque le nombre de voies externes à haut débit est modeste.

Informations sur le paquet requises pour la planification du conseil d'administration

• carte des balles, pitch, diamètre du terrain et modèle de dépopulation ;
• Distribution de la puissance et de la balle au sol par rail ;
• emplacements des voies à grande vitesse externes et motif de balle de référence ;
• zones de découplage autorisées : fanout, via-in-pad et face arrière ;
• dispositifs d'exclusion mécanique, raidisseur, dissipateur thermique ou montage sur plaque froide ;
• Modèles de paquets et de dérivation pour la simulation de canaux ;
• Exigences relatives au profil d'assemblage et à la coplanarité.

Une conception à dix couches doit être rejetée rapidement si l'étude d'échappement des BGA consomme les plans de référence, fragmente la distribution de puissance ou nécessite des niveaux d'accumulation supérieurs à ce que le plan de qualification peut supporter. Guide d'ingénierie HDI à 10 couches explique pourquoi la hauteur seule ne peut pas déterminer 1+8+1, 2+6+2 ou 3+4+3.

Ingénierie des canaux PCIe, CXL et Ethernet

La faisabilité du haut débit doit être établie pour l'ensemble du canal : sortie du boîtier, transition par via, ligne acheminée, connecteur ou câble de lancement, temporisateur le cas échéant et boîtier du récepteur. Le choix des matériaux n'est qu'une variable parmi d'autres.

Le perçage en retour doit être spécifié lorsque le renfoncement inutilisé extrait ne respecte pas les exigences du canal et qu'une solution de via borgne n'est pas préférable. La note doit préciser le côté de perçage, la couche cible, le renfoncement résiduel maximal, le diamètre de l'outil, le déport autorisé et la méthode de vérification. Une valeur fixe de « 3 mils maximum » n'est pas appropriée pour toutes les épaisseurs de panneau et toutes les fenêtres d'alignement.

De même, l'appariement des paires différentielles et l'espacement des voies doivent être définis par la mise en œuvre et le modèle de canal en vigueur. Des règles telles que +/-1 mil entre paires ou un espacement de 10 Ω ne sont pas des indicateurs universels de conformité. guide de routage explique comment convertir les exigences de synchronisation, de diaphonie et de transition en contraintes d'implantation.

Décisions relatives à l'empilement, aux matériaux et au cuivre

Dans une architecture pratique d'infrastructure d'IA à dix couches, on privilégie souvent les plans de référence plutôt qu'un nombre maximal de couches de signaux. Une architecture à quatre signaux, quatre masses et deux alimentations permet de disposer de deux couches microruban externes et de deux couches stripline bien référencées, tout en conservant une large distribution de puissance. Les configurations à six signaux et quatre plans offrent une capacité de routage accrue, mais peuvent créer des couches de signaux adjacentes ou une surface de plan insuffisante ; elles ne doivent être utilisées que si le plan de chemin de retour et de diaphonie le permet.

Il convient d'utiliser des matériaux à faibles pertes aux endroits indiqués par le modèle de canal. Une structure hybride peut combiner un noyau à faibles pertes et un système de collage autour de certaines couches de lignes de transmission haute vitesse, avec un autre système compatible ailleurs. Cette structure hybride doit néanmoins satisfaire aux exigences de collage, de perçage, de variation dimensionnelle, d'adhérence du cuivre et de résistance aux cycles thermiques. Deux familles de stratifiés appartenant à la même classe de pertes ne sont pas automatiquement interchangeables.

entrées de libération de matériel

• qualité exacte approuvée ou liste des matériaux approuvés ;
• construction du noyau et du préimprégné, teneur en résine et style de verre ;
• profil en cuivre utilisé dans le modèle de perte d'insertion ;
• concevoir la source Dk et Df, la méthode et la plage de fréquences ;
• autorité de substitution et voie de requalification ;
• historique thermique depuis la stratification séquentielle, en passant par le remplissage, la finition et l'assemblage ;
• disponibilité, quantité minimale d'achat et contraintes d'approvisionnement à long terme.

Le Guide des matériaux en 10 couches Ces commandes sont décrites en détail. L'impédance contrôlée doit être recalculée en fonction de la construction de production proposée, et non copiée d'un tableau générique de 5 mil/50 Ω.

HDI, BGA Escape et Via Architecture

L'utilisation d'une interconnexion haute définition (HDI) se justifie lorsqu'elle permet un accès au routage ou des performances électriques qu'un réseau de vias conventionnel ne peut offrir. Le brochage du boîtier, le nombre de rangées, les besoins en vias d'alimentation et les couches de signal disponibles sont plus importants que le pas d'interconnexion seul.

Pour les boîtiers d'accélérateurs, de temporisateurs et de commutateurs, la technique des vias intégrés aux pastilles peut être utilisée pour récupérer les canaux de dérivation. Le schéma de fabrication doit distinguer les microvias remplies de cuivre, le remplissage non conducteur, le bouchon de résine, la planarisation et le capuchon de cuivre. Les microvias empilées nécessitent des preuves de fiabilité spécifiques à la structure, car l'interface entre les vias remplies et les pastilles cibles peut devenir une zone de fatigue sous l'effet d'une exposition thermique répétée.

Le choix d'une carte HDI multicouche ou à plusieurs niveaux de construction ne doit pas se faire uniquement parce qu'elle est disponible. Chaque niveau de construction ajoute des opérations d'imagerie, de lamination, de perçage laser, de métallisation et souvent de remplissage/planarisation du cuivre. La conception doit comparer une carte conventionnelle multicouche à une carte HDI complexe à dix couches en prenant en compte le routage, le rendement, la fiabilité et le coût, et non pas seulement le nombre nominal de couches.

Contrôles de version HDI

• afficher chaque travée borgne, enterrée, de saut et de traversée dans le tableau de forage ;
• identifier les relations empilées et décalées par couche ;
• confirmer le diamètre des microvias, l'épaisseur du diélectrique et la zone de capture comme une fenêtre de processus ;
• définir les exigences en matière de remplissage, de bouchage, d'alvéoles et de surface d'assemblage ;
• spécifications du produit, classe, coupon de qualification et exigences d'acceptation du lot ;
• N’invoquez pas la norme IPC-6016 comme norme d’acceptation HDI actuelle ; utilisez la spécification de produit et la révision d’approvisionnement actuelles applicables.

Réseau de distribution d'énergie et distribution de courant

L'alimentation de l'accélérateur ne peut être dimensionnée uniquement à partir de la tension nominale. Le réseau de distribution d'énergie (PDN) de la carte doit respecter les contraintes suivantes : chute de tension continue, impédance transitoire, placement du convertisseur, entrée du boîtier, limites des connecteurs ou des barres omnibus, élévation de température du cuivre et contraintes mécaniques. Le courant peut être acheminé par des contacts de bord, des connecteurs haute intensité, des barres omnibus, des modules d'alimentation verticaux ou des régulateurs locaux ; chaque architecture exploite le circuit imprimé différemment.

La relation cible-impédance Z_l'objectif = ΔV / ΔI Il s'agit d'un point de départ, et non d'une spécification complète pour le réseau de distribution d'énergie. Le spectre transitoire pertinent, la boucle de régulation de tension, la capacité du boîtier et la chute de tension admissible doivent être définis. Au-delà de la plage de fréquences où les condensateurs montés sur la carte restent efficaces, les structures du boîtier et de la puce deviennent prépondérantes.

Questions relatives au courant continu et alternatif qui affectent la fabrication

• Quels rails nécessitent de larges plans, du cuivre épais, un incrustation de cuivre ou des conducteurs externes ?
• Quelle est l'épaisseur minimale du cuivre fini, plutôt que le poids nominal de la feuille ?
• Quelle surface plane est perdue à cause des coussinets anti-gravité, des fentes, des découpeuses thermiques et des éléments de fixation ?
• Où peut-on placer le découplage côté arrière, et des vias remplis sont-ils nécessaires dans les pastilles des composants ?
• Quelles sont les chutes de tension et les élévations de température admissibles dans les conditions de courant et ambiantes les plus défavorables ?
• La carte nécessite-t-elle des structures de détection de courant, des shunts calibrés ou un routage Kelvin ?

La norme IPC-2152 fournit des indications sur la capacité de transport de courant et le comportement thermique, mais elle ne réduit pas un plan complexe ou un champ de vias à une limite de densité de courant universelle. Il est recommandé d'utiliser des simulations ou des données de tests validées pour les cartes d'accélération à courant élevé. Dans certains produits, l'utilisation d'une barre omnibus, d'un cadre de connexion ou d'un module d'alimentation est plus appropriée que le passage de centaines d'ampères à travers des plans de circuit imprimé classiques.

Intégration thermique et mécanique

Le circuit imprimé constitue un élément du chemin thermique. Les boîtiers haute puissance dissipent généralement la majeure partie de la chaleur par leur couvercle, leur dissipateur thermique ou leur plaque de refroidissement liquide plutôt que par le circuit imprimé lui-même. Les plans de masse et les vias en cuivre permettent de répartir la chaleur localement et de réduire les pertes électriques, mais un simple calcul du nombre de vias ne permet pas de déterminer les performances thermiques du boîtier.

Les contraintes mécaniques peuvent être aussi importantes que la conductivité thermique. Les boîtiers volumineux, les raidisseurs, les plaques froides et les cages de connecteurs génèrent des moments de flexion susceptibles de fragiliser les joints de soudure et les microvias. Le schéma de la carte doit préciser l'épaisseur, la planéité, les zones d'exclusion, les tolérances des trous de montage et toute épaisseur locale contrôlée. L'analyse d'assemblage doit prendre en compte la déformation due au refusion et à la température de service.

Entrées de déclenchement thermique/mécanique

• alimentation du boîtier et interface thermique approuvée ;
• fixation du dissipateur thermique ou de la plaque froide et force de serrage ;
• composant et via des zones d'exclusion sous le matériel mécanique ;
• contraintes liées au support de la carte, au raidisseur et au châssis ;
• courbure/torsion autorisée et coplanarité locale ;
• Plage de températures et cycles thermiques prévus ;
• Coefficient de dilatation thermique du matériau et symétrie de l'empilement hybride.

L'utilisation d'une quantité importante de cuivre modifie la géométrie de gravure, le remplissage de la résine et le comportement de la stratification. Les pièces et incrustations en cuivre sont des constructions spéciales qui requièrent des dimensions, une méthode de collage, une planéité et des critères d'inspection précis ; elles ne doivent pas être proposées comme options standard sur toutes les cartes AI.

Fiabilité, tests et traçabilité

L’utilisation dans un centre de données n’implique pas automatiquement une classe IPC 3, et un produit d’IA commercial n’hérite pas des certifications automobiles, médicales ou aérospatiales du seul fait du terme « IA ». La classe de performance et le système de qualité applicables dépendent des risques liés au produit, des exigences du client et des documents d’approvisionnement.

Pour les cartes rigides, la norme IPC-6012 est généralement la famille de performances de produit pertinente ; les cartes rigides-flexibles utilisent la norme IPC-6013, et les constructions haute fréquence peuvent faire appel à la norme IPC-6018 le cas échéant. La norme IPC-A-600 fournit une interprétation visuelle, mais ne remplace pas les spécifications du produit. La révision, la classe, les addenda et les exceptions client doivent être mentionnés dans la commande.

Les preuves de fiabilité peuvent inclure des analyses de microsections sous contrainte thermique, des tests de contrainte d'interconnexion, des tests HATS, des cycles de température, des simulations de refusion, des tests CAF, des éprouvettes de perte d'insertion ou une qualification environnementale au niveau du produit. Ces méthodes répondent à des questions différentes. Les méthodes de test des composants JEDEC ne définissent pas automatiquement l'acceptation d'un lot de cartes nues, et les tests IST ne se limitent pas à un simple cycle de température en chambre thermique de -40 °C à +125 °C.

Dossiers généralement pris en compte pour les programmes à haut risque

• certificat de conformité et confirmation des essais électriques ;
• Traçabilité des lots et des matériaux libérés ;
• Résultats TDR pour des coupons d'impédance spécifiés ;
• résultats de microsection pour les structures et le plan d'échantillonnage commandés ;
• vérification de profondeur contrôlée ou de forage arrière lorsque nécessaire;
• rapports de premier article ou de qualification pour les nouvelles structures IDH ;
• sérialisation et traçabilité des éléments de suivi lorsque cela est contractuellement requis.

Tous les envois ne nécessitent pas tous les rapports. Le devis doit distinguer les enregistrements standard, les rapports optionnels, les essais destructifs et les travaux de qualification qui requièrent des coupons spécifiques ou des panneaux supplémentaires.

Ensemble de déblocage de fabrication et de devis

Il est impossible d'établir un devis pertinent à partir d'une simple description d'une « carte serveur IA à 10 couches ». Le fournisseur a besoin d'informations suffisantes pour distinguer une carte de gestion d'une carte de resynchronisation haute vitesse ou d'une carte d'accélération, et pour identifier les zones à risque.

La réponse DFM doit inclure l'empilage de production proposé, la géométrie d'impédance finale, les exceptions identifiées, les hypothèses relatives aux procédés spéciaux et les points à approuver. Un devis qui substitue silencieusement un matériau, modifie l'architecture des vias ou supprime un rapport requis n'est pas techniquement équivalent.

Soumettre un circuit imprimé d'infrastructure d'IA pour examen technique