Règles de routage des circuits imprimés à 10 couches pour DDR5, PCIe et diaphonie

Les règles de routage d'un circuit imprimé à dix couches doivent être définies à partir de l'empilement des couches, des guides de conception des composants et de l'analyse des canaux. Elles ne doivent pas être copiées d'un tableau générique de valeurs mil. Une longueur physique identique n'implique pas nécessairement un délai électrique identique, une « règle des 5 W » ne garantit pas l'absence de diaphonie, et la génération d'un protocole n'impose pas automatiquement un type de couche ou un stub de via résiduel fixe.

Ce guide a pour but de traduire les exigences électriques en contraintes d'implantation valides tout au long de la fabrication. Il aborde les chemins de retour, le routage couplé, la synchronisation de la mémoire, les transitions de liaison série, la diaphonie et la transition vers la fabrication par conception (DFM). Les largeurs et espacements définitifs sont issus des spécifications publiées. modèle d'impédance.

Geler les règles électriques avant de commencer le routage

Le routage ne doit pas commencer par des épaisseurs diélectriques provisoires et se terminer par une demande au fabricant d'« ajuster l'empilement ». Modifier l'empilement modifie la largeur, l'espacement des paires, le temps de propagation, l'attribution des références et parfois la capacité des couches. Le boîtier de base doit identifier la révision de l'empilement, la construction des matériaux, le cuivre, les structures contrôlées, les règles de synchronisation spécifiques au dispositif et les modèles électriques utilisés pour les canaux critiques.

Utilisez une hiérarchie de règles. Les exigences spécifiques à un appareil ou à un facteur de forme prévalent sur une règle générale de l'entreprise ; toute exception simulée doit être documentée ; et les minimums de fabrication sont des limites, et non des dimensions de routage privilégiées.

Affectation des couches et continuité du chemin de retour

Chaque liaison à grande vitesse nécessite un conducteur de référence continu. Dans une architecture à dix couches classique, axée sur l'intégrité du signal, les signaux externes sont référencés par des plans de masse adjacents, et certains signaux internes sont placés entre deux plans de masse. Cette configuration est avantageuse car le courant de retour reste proche du signal. D'autres architectures sont possibles, mais les règles de conception doivent alors tenir compte de leurs références réelles.

Ne pas router à travers une division de référence

Lorsqu'une piste traverse un vide ou une discontinuité dans son plan de référence, le courant de retour emprunte un détour autour de l'ouverture, augmentant ainsi la surface de la boucle et le couplage avec d'autres structures. Il est généralement préférable de déplacer la piste vers une couche disposant d'une référence continue plutôt que d'ajouter un condensateur après le placement-routage. Si un plan d'alimentation est intentionnellement utilisé comme référence haute fréquence, sa connexion au domaine de masse correspondant doit être intégrée à la conception.

Les changements de couche nécessitent une transition de retour

Un via de signal permet le passage du courant direct entre les couches ; le courant de retour nécessite également un chemin entre les anciennes et nouvelles références. Les transitions masse-masse utilisent généralement des vias de jonction proches. Les transitions alimentation-masse peuvent nécessiter une structure de découplage positionnée de manière à ce que la boucle de retour soit suffisamment petite sur le spectre concerné. « Un via de masse dans un rayon de 50 mils » est une heuristique, et non une règle absolue.

Couches de signal adjacentes

Le routage orthogonal peut réduire le couplage latéral entre les couches de signal adjacentes, mais il ne compense pas les défauts inhérents à une architecture mal conçue. Lorsque deux couches de signal se font face sans plan de masse entre elles, il convient de limiter le chevauchement, d'augmenter l'espacement et de réserver cette paire aux réseaux moins sensibles. Pour les liaisons série critiques, un routage avec plans de masse séparés est préférable.

Paires différentielles : géométrie, asymétrie et transitions

Une paire différentielle doit garantir un environnement électromagnétique stable. La largeur, l'espacement des paires, la distance de référence et le cuivre environnant doivent rester dans les limites de la structure utilisée pour le calcul d'impédance. De légers rétrécissements au niveau des plots peuvent être inévitables, mais ils doivent être modélisés ou maintenus dans une empreinte validée.

Le déphasage intra-paire est une grandeur électrique

Convertissez le décalage temporel autorisé en longueur en utilisant le délai de propagation réel sur la couche routée. Deux pistes qui changent de couche peuvent avoir la même longueur physique mais un délai différent si elles utilisent des verres différents, une géométrie de via différente ou des transitions de référence différentes. Pour les liaisons à très haut débit, calculez le délai et la conversion de mode plutôt que de vous fier uniquement à la longueur de l'axe central fournie par l'outil de conception de circuits imprimés.

Conservez les deux transitions symétriques.

Les signaux via les pastilles, les antipastilles, les vias de référence et les sorties doivent être symétriques par rapport à un plan de masse, dans la mesure du possible. Évitez de placer une piste trop près d'un vide, d'un trou de montage ou d'un élément de blindage de connecteur. Si l'interface autorise l'inversion de polarité, utilisez-la délibérément plutôt que d'ajouter un long croisement pour préserver l'orientation visuelle.

L'appariement par paires n'est pas automatiquement requis

De nombreux récepteurs série présentent un décalage des voies ; par conséquent, imposer une longueur physique identique à toutes les paires PCIe ou SerDes peut engendrer des pertes et des détours inutiles. Respectez la contrainte de décalage entre les voies, mais privilégiez les faibles pertes, les chemins de retour directs et les transitions minimales. Le décalage au sein d'une même paire est généralement plus critique que l'appariement de voies non liées.

DDR5 et autres interfaces de mémoire parallèle

Les contraintes DDR5 dépendent du boîtier du contrôleur, de l'organisation de la mémoire DRAM, de la topologie des modules ou des disques, de la fréquence, du chargement et de la terminaison. La source de référence est le guide de conception du fabricant du contrôleur et de la mémoire, étayé par des modèles de simulation. Une affirmation générique telle que « la qualité de la mémoire (DQ) doit être conforme à +/- 5 mils près » peut s'avérer inutilement restrictive, voire dangereuse pour une plateforme donnée.

Règles de regroupement par fonction

Définissez des groupes distincts pour DQ/DMI par rapport à DQS, l'horloge différentielle, les signaux de commande/adresse/contrôle et tout signal spécifique au module. Utilisez des contraintes de délai en picosecondes lorsque cela est possible, car la conversion de la longueur physique varie selon les couches. L'outil de placement peut ainsi appliquer un délai spécifique à chaque couche au lieu de supposer une constante de propagation unique.

La topologie est importante

Dans les conceptions modulaires, les signaux de commande/adresse et d'horloge peuvent utiliser une topologie de type « fly-by », tandis que les signaux de données sont des connexions point à point synchrones à la source au sein d'une voie d'octets. Les conceptions à mémoire déportée, les modules enregistrés et les modules tamponnés introduisent des mécanismes de chargement et de routage différents. Ne copiez pas la topologie d'une barrette DIMM sur une conception soudée sans consulter la documentation de la plateforme.

Intégrité de référence et d'alimentation

La synchronisation de la mémoire est affectée par le bruit du plan de référence, la distribution de puissance et la longueur des pistes. Maintenez les voies d'octets dans un environnement de référence stable, gérez correctement les tensions VREF et VDDQ et évitez de placer des structures d'accord au-dessus des ouvertures du plan. Simulez le comportement de commutation et de terminaison simultanées lorsque la marge de la plateforme est limitée.

PCIe et liaisons série haut débit

Pour PCIe Gen5 et versions ultérieures, la qualité du routage est principalement déterminée par les pertes dépendantes de la fréquence, les discontinuités des connecteurs et des vias, la diaphonie et la conversion de mode. Un ensemble de règles de conception doit donc prendre en compte d'autres facteurs que l'impédance cible.

La norme PCIe 6.0 utilise la modulation PAM4 à 64 GT/s avec la même fréquence de Nyquist de 16 GHz que la norme PCIe 5.0 NRZ, mais il ne s'agit pas d'un même canal avec deux fois plus de bits. Les exigences en matière de conformité, de bruit et de correction d'erreurs (FEC) diffèrent. La norme PCIe 7.0, à 128 GT/s, abaisse la fréquence de Nyquist à 32 GHz et complexifie l'extraction des transitions et la corrélation de fabrication.

Diaphonie, espacement et bruit du plan de référence

La règle des 3W ou 5W, souvent citée, est une heuristique géométrique. La diaphonie dépend également de l'épaisseur du diélectrique, de la longueur des lignes parallèles, du temps de montée du signal perturbateur, de la structure de référence et du couplage (par les bords ou perpendiculairement aux lignes). Sur un diélectrique mince, un espacement réduit peut suffire ; sur des couches de signal adjacentes non référencées, un espacement important peut s'avérer insuffisant.

Définissez une cible de diaphonie adaptée à l'interface et utilisez l'extraction ou une table géométrique validée pour la convertir en espacement. Tenez compte de la longueur totale de la victime et des agresseurs simultanés. Les réseaux asymétriques d'horloge, de synchronisation et à forte amplitude peuvent nécessiter une isolation plus importante que les commandes lentes non liées.

Le bruit de plan peut se propager à travers la structure de référence, même avec un espacement important entre les pistes. Il est donc essentiel de limiter la taille des boucles de commutation à courant élevé, d'utiliser des paires de plans appropriées et un découplage efficace, et d'éviter de forcer les pistes sensibles à référencer des îlots d'alimentation fragmentés. La diaphonie et l'intégrité de l'alimentation doivent être analysées conjointement sur les processeurs denses et les cartes d'accélération.

Réglage de la longueur sans créer de nouvelle discontinuité

Les méandres ajoutent du délai, mais les segments rapprochés se couplent entre eux et produisent moins de délai que leur longueur centrale ne le suggère. Ils augmentent également les pertes et créent des variations d'impédance locales. Utilisez l'espacement le plus large possible entre les segments d'accord adjacents, minimisez le nombre de spires et répartissez l'accord de manière à ne pas perturber les dérivations ou la continuité de la référence.

Il n'existe pas de règle universelle imposant un réglage près de la source ou du récepteur. Le positionnement dépend de la topologie et de l'objectif de l'adaptation. Pour un bus synchrone à la source, effectuez le réglage au sein du groupe défini et préservez la topologie. Pour une paire différentielle, corrigez le déphasage à l'aide d'un dispositif compact et symétrique qui n'entraîne pas de longue section découplée.

Les angles arrondis ne sont pas systématiquement nécessaires, et un simple coude à 90 degrés ne correspond pas à une réflexion de 15 % dans toutes les géométries. Privilégiez un routage à 45 degrés ou courbe pour faciliter la fabrication, assurer la symétrie des paires et un espacement régulier, mais concentrez vos efforts d'ingénierie sur les discontinuités majeures telles que les pastilles, les vias, les connecteurs et les ruptures de plan de référence.

Échappement BGA, vias et fabricabilité

Le pas BGA à lui seul ne détermine pas la nécessité d'une interconnexion haute définition (HDI). Le diamètre des pastilles, la stratégie de vernis épargne, le nombre de rangées, le brochage, les couches de routage disponibles et le sens d'échappement sont autant d'éléments importants. Certains composants au pas de 0.5 mm peuvent utiliser une approche par via traversant soigneusement conçue ou par via borgne limité ; d'autres nécessitent des vias dans les pastilles et plusieurs couches d'empilement. Il est préférable d'examiner la répartition réelle des composants plutôt que de se fier uniquement à un tableau de pas.

La description des vias sur pastilles doit préciser si le via est rempli de cuivre, de résine et recouvert, ou s'il a été réalisé par un autre procédé qualifié. Pour les microvias empilées, la séquence de fabrication et le plan de fiabilité doivent être convenus. Guide IDH couvre la sélection de la structure ; l'aménagement doit toujours prévoir des zones de capture, des zones anti-intrusion et des zones d'exclusion compatibles avec la capacité d'enregistrement du fournisseur.

Le routage des sorties de courant doit également préserver la continuité de référence. Les champs antipad denses peuvent supprimer une quantité excessive de cuivre plan sous un boîtier ; il convient donc d'examiner la sortie d'alimentation et de masse comme une structure électromagnétique. L'ajout de vias de masse supplémentaires n'est pas toujours avantageux s'il entraîne la création de vides surdimensionnés ou obstrue le routage.

Examen du routage avant fabrication

Une revue DFM ne doit pas modifier silencieusement les contraintes électriques. Lorsqu'un module CAM propose une modification de largeur, de pastille, d'antipastille ou d'empilement, cette modification doit être vérifiée par rapport au modèle d'impédance ou de canal et documentée. Soumettez le schéma final avec le plan de fabrication et la netlist via [nom de la plateforme/du service]. processus d'examen DFM.

Lancement des connecteurs, limites de la carte et structures de test

Les points de départ des connecteurs présentent souvent des discontinuités plus importantes que les coudes ordinaires. Examinez la pastille de signal, l'antipastille, le schéma des broches de masse, les découpes de plan de masse et la transition vers la paire routée comme une structure unique. Les empreintes de référence du fabricant constituent un point de départ, mais ne sont pas une garantie, car l'épaisseur du circuit imprimé, l'affectation des couches et les dimensions de fabrication peuvent varier. Pour les connecteurs haute vitesse, utilisez le modèle du fabricant et extrayez le point de départ local du circuit imprimé.

En bordure de carte, évitez toute terminaison abrupte du plan de référence sous une piste sensible. Les contacts de bord de carte, les départs de câbles coaxiaux et les connecteurs mezzanine peuvent nécessiter une mise en forme du plan de masse, des barrières de vias ou des transitions de couche locales spécifiques à l'interface. Maintenez les éléments d'exclusion mécanique, les barres de métallisation et les languettes détachables hors de la zone de référence électrique, sauf s'ils sont inclus dans le modèle.

Concevoir un accès aux tests sans créer de stubs

Les pastilles de test ordinaires et les points de test ramifiés peuvent introduire une capacité supplémentaire ou créer un stub non terminé. Utilisez un échantillon de test validé, un accès par connecteur, une option de composant amovible ou une pastille intégrée au chemin de transmission principal. Assurez-vous que les exigences de test en circuit sont compatibles avec l'intégrité du signal avant la finalisation du routage ; la suppression d'une branche de test après qualification peut également modifier le canal.

Exceptions intentionnelles du document

Les mises en page denses nécessitent parfois une modification locale de la largeur, une transition de référence ou un dépassement d'espacement. Il est important de consigner l'emplacement, la raison et l'approbation de la simulation ou du fournisseur. Une exception documentée est plus sûre qu'un assouplissement global de la règle ou qu'une interprétation future par un ingénieur DFM de l'intention de conception.

Limites de routage des signaux d'horloge, analogiques et d'alimentation

Tous les réseaux importants ne sont pas des liaisons série différentielles. Les horloges de référence, les signaux de réinitialisation, les chemins de capteurs analogiques et les nœuds d'alimentation à découpage peuvent générer ou subir des interférences. Il est préférable de classer les réseaux selon leur vitesse de transition, leur sensibilité au bruit et leur boucle de courant plutôt que selon leur seule fréquence nominale. Une horloge basse fréquence à transition rapide peut nécessiter une attention particulière par rapport à une onde sinusoïdale haute fréquence.

horloges de référence

Acheminez les horloges de référence sur un plan continu, évitez les tronçons de test inutiles et isolez-les des nœuds de commutation. La topologie requise (point à point, tampon de distribution ou autre méthode de distribution) est définie par les spécifications de la source d'horloge et du récepteur. Une topologie en étoile ou en guirlande n'est pas toujours appropriée. En cas de pilotage de plusieurs récepteurs, simulez la charge et la terminaison.

Interfaces analogiques et de conversion

Veillez à ce que les boucles analogiques soient compactes et isolées des courants de retour numériques importants. La division du plan de masse n'est pas systématiquement avantageuse ; un plan continu, judicieusement positionné, offre souvent une impédance de retour plus faible. Si les domaines analogique et numérique doivent se rejoindre en un point précis, assurez-vous qu'aucun signal ne traverse l'espace ainsi créé et que la stratégie de connexion est conforme aux recommandations du fabricant du convertisseur.

Régions de puissance commutée

Le nœud de commutation, la boucle de commande de grille et les chemins de courant à variation de courant élevée (di/dt) nécessitent des zones d'exclusion physique. Il est interdit de faire passer les paires à haute vitesse sous les inductances, les transformateurs ou le cuivre du nœud de commutation. Les vides et les zones d'exclusion doivent être pris en compte lors de l'analyse du chemin de retour. La largeur de conduction et les performances thermiques doivent être évaluées selon les méthodes de la norme IPC-2152 ou par simulation validée, plutôt que par une valeur universelle de densité de courant.

Documentez ces régions dans les contraintes d'agencement afin que les ajouts de cuivre DFM, les détournements ou les caractéristiques des panneaux ne pénètrent pas involontairement dans une zone sensible.

Validation des règles de routage

La revue finale du routage doit comparer l'implantation avec l'empilage validé et les contraintes spécifiques au composant, plutôt qu'avec une liste générique de valeurs mil. Les groupes critiques doivent être vérifiés à l'aide de modèles extraits de délai, de perte et de transition lorsque ces effets sont significatifs.

• Vérifiez que chaque route critique reste sur une référence continue et que les changements de couche fournissent un chemin de retour vers le courant.
• Vérifiez la géométrie différentielle à travers les rétrécissements, les pastilles, les vias, les connecteurs et les structures de test, et pas seulement sur les pistes droites.
• Appliquez la temporisation de la mémoire par voie d'octet, groupe de commandes/adresses et topologie en utilisant la documentation du contrôleur et de la mémoire.
• Limiter les méandres et le parallélisme en se basant sur l'analyse des délais et de la diaphonie plutôt que sur un multiplicateur d'espacement universel.
• Vérifier que les dimensions des connecteurs BGA, des anneaux annulaires, des antipads et des traversées de vias sont conformes aux capacités approuvées par le fournisseur.
• Fournir les fichiers graphiques finaux, la netlist, les données de perçage/routage, la révision de l'empilage, le tableau d'impédance et le dessin à profondeur contrôlée sous forme d'un seul package à révision contrôlée.

Les règles d'implantation doivent préciser l'objectif électrique et sa source. Cela permet d'examiner les exceptions et d'éviter qu'une modification de fabrication n'invalide silencieusement les contraintes de routage.

Gestion des exceptions de routage

Les architectures denses nécessitent inévitablement des exceptions aux règles habituelles. L'objectif n'est pas d'interdire toute réduction de diamètre, transition de couche ou diminution locale d'espacement ; il s'agit d'identifier les exceptions électriquement significatives et de les examiner à l'aide du modèle approprié.

Les exceptions doivent être associées aux réseaux, régions ou classes et consignées dans le rapport de revue de conception. Une approbation verbale générale, telle que « l'espacement est acceptable », ne peut être reproduite lors d'une modification technique ou d'un transfert fournisseur. Le même principe s'applique aux schémas de référence des fournisseurs de composants : préserver l'intention électrique, mais revérifier les dimensions par rapport à l'empilage de la carte finalisée.

Le compte rendu de révision doit également préciser la version d'extraction ou de simulation utilisée pour les exceptions critiques. Lorsqu'une modification technique (ECO) déplace un composant, change une couche ou modifie l'empreinte d'un connecteur, l'exception concernée peut alors être réévaluée au lieu d'hériter d'une approbation qui ne correspond plus à la géométrie.