Guide de placement des condensateurs de découplage pour circuits imprimés

Le placement des condensateurs de découplage ne se limite pas à leur proximité avec le circuit intégré ; il s'agit aussi de minimiser l'inductance de la boucle de courant entre le condensateur et la broche d'alimentation. Un condensateur placé à 2 mm avec une conception de via médiocre peut être moins performant qu'un condensateur placé à 5 mm avec une géométrie de via optimisée.

🕑 15 min de lecture | Niveau : Avancé | Mise à jour : mai 2025 | Fait partie de : Guide de conception de l'intégrité de l'alimentation des circuits imprimés

Table des Matières

1. Pourquoi le positionnement est plus important que la sélection par valeur
2. Inductance de montage : le paramètre critique
3. Conception par emprunt pour condensateurs de découplage
4. Géométrie des dalles et optimisation de l'empreinte au sol
5. Règles de placement par type de boîtier de circuit intégré
6. Sélection de la valeur du condensateur et fréquence effective
7. Erreurs courantes de placement et solutions
8. Questions fréquemment posées

Ce guide se concentre sur le placement des condensateurs de découplage, la conception des vias et la géométrie des pastilles — les choix d’agencement physique qui déterminent l’efficacité de votre stratégie de découplage. Pour une présentation plus générale de l’intégrité de l’alimentation, incluant les objectifs d’impédance du réseau de distribution d’alimentation et la conception des plans de masse, veuillez consulter le guide principal. guide de conception de l'intégrité de l'alimentation des PCB.

1) Pourquoi le positionnement est plus important que la sélection par valeur

La plupart des ingénieurs consacrent beaucoup de temps à la sélection des valeurs des condensateurs de découplage et beaucoup moins de temps à leur placement — or, le placement est le facteur déterminant le plus important de l'efficacité à haute fréquence.

Chaque condensateur de découplage possède une fréquence de résonance propre (FRP) déterminée par sa capacité et son inductance série effective totale (ISE). Au-delà de la FRP, le condensateur devient inductif et n'apporte aucun avantage en matière de découplage. L'ISE totale comprend :

• Paquet ESL : Valeurs fixes en fonction de la taille du corps : 0201 ≈ 0.2–0.4 nH ; 0402 ≈ 0.4–0.8 nH ; 0603 ≈ 0.8–1.5 nH
• Inductance des pastilles et des pistes : 0.5 à 2 nH selon la longueur de la piste entre les pastilles du condensateur et les vias
• Par inductance : 0.5 à 1 nH par via et par mm de longueur de via dans le diélectrique
• Inductance d'étalement du plan : 0.1–0.5 nH dû à la propagation du courant dans le plan jusqu'à la broche d'alimentation du circuit intégré

Un condensateur de 100 nF présentant une fréquence de résonance de 50 MHz (SRF) basée uniquement sur l'inductance du boîtier (ESL) peut n'avoir qu'une SRF effective de 20 MHz après l'ajout de 1 nH d'inductance de via. Un placement approprié, éliminant l'inductance de piste inutile, permet de retrouver cette plage de fréquences.

2) Inductance de montage : le paramètre critique

Inductance de montage (L)_monter) est l'inductance totale de la boucle du chemin de courant allant du condensateur à travers les vias jusqu'au plan d'alimentation, à travers le plan jusqu'au via d'alimentation du circuit intégré, et retour à travers le plan GND jusqu'au via GND du condensateur.

Scénario d'inductance de montage par rapport à l'emplacement

Calcul de l'inductance de montage des vias

L_via ≈ 5.08 × h × [ln(4h/j) + 1] pH

Où h = longueur du via à travers le diélectrique en pouces et d = diamètre du foret en pouces. Exemple : carte de 1.6 mm, foret de 0.3 mm → L_via ≈ 1.1 nH par via.

3) Conception de vias pour condensateurs de découplage

En pratique, quatre configurations de vias sont utilisées, classées de la moins performante à la plus performante :

Configuration 1 — Via unique, placement à distance (à éviter)

Une via pour l'alimentation et une autre pour la masse sont placées à l'extrémité d'une piste. L'inductance de la piste s'ajoute à celle de la via, ce qui réduit la fréquence de résonance synchrone (SRF) effective à moins de 20 MHz pour la plupart des condensateurs de 100 nF. Cette configuration est acceptable uniquement pour les condensateurs de forte puissance à basse fréquence.

Configuration 2 — Via adjacent au pad (standard)

Les vias sont placés immédiatement à côté de chaque pastille de condensateur, avec une piste minimale entre la pastille et le via. L'inductance de la piste est réduite à 0.1–0.3 nH. Valeur minimale acceptable pour les condensateurs fonctionnant à plus de 50 MHz. La distance entre le centre du via et le bord de la pastille ne doit pas dépasser 0.3 mm.

Configuration 3 — Dogbone Via (Haute Performance)

Deux vias par condensateur, un par pastille, placés au plus près des pastilles dans les limites autorisées par les règles de conception (DRC), les vias d'alimentation (PWR) et de masse (GND) étant situés de part et d'autre du corps du condensateur. Ceci permet de créer une boucle de courant minimale. Efficace jusqu'à 200–500 MHz avec des condensateurs 0402.

Configuration 4 — Via-in-Pad (Performances maximales)

Le via est placé directement dans la pastille du condensateur. Cela élimine toute inductance entre la pastille et le via. Nécessite des vias remplis, bouchés et planarisés. Augmente le coût de fabrication du circuit imprimé d'environ 15 à 25 %. Standard pour les cartes haute vitesse supérieures à 1 Gbit/s. Voir notre Guide de conception et de fabrication des vias dans les pads.

Vias multiples en parallèle

Deux vias en parallèle réduisent l'inductance effective à environ 60 % de celle d'un seul via. Avec trois vias en parallèle, cette réduction atteint environ 45 %. Pour les condensateurs de découplage à courant élevé (47 µF et plus), utilisez 2 à 4 vias par pastille afin de réduire à la fois l'inductance et la résistance thermique.

4) Optimisation de la géométrie et de l'empreinte au sol des dalles

Pour les condensateurs 0402 utilisés au-delà de 100 MHz, réduisez la longueur des pastilles de 0.8 mm (norme IPC) à 0.5–0.6 mm. Cela diminue l'inductance effective de la piste de 0.1–0.2 nH tout en préservant une soudabilité adéquate. Toute modification d'empreinte doit être validée par votre partenaire d'assemblage avant la production.

L'augmentation de la largeur des pastilles de 0.5 mm (valeur standard) à 0.7–0.8 mm pour les condensateurs de découplage de puissance réduit l'inductance d'environ 15 à 20 % sans incidence sur la fabrication.

Réduisez le diamètre du trou de dégagement (contre-pastille) dans les plans non connectés à 0.1–0.15 mm au-delà du diamètre de perçage. Des contre-pastilles surdimensionnées réduisent la capacité effective du plan et augmentent légèrement l'inductance de diffusion.

5) Règles de placement par type de boîtier de circuit intégré

Boîtiers BGA

Les billes d'alimentation des BGA sont situées à l'intérieur de l'empreinte du composant. Pour un pas de 1.0 mm et plus : placez les condensateurs 0201 directement sous le BGA, entre les billes. Pour tous les pas : positionnez les condensateurs de la première rangée à 1–2 mm de la bille d'alimentation la plus proche. Pour les BGA à pas fin de 0.65 mm et moins : utilisez des vias dans les pastilles sur les vias d'échappement du BGA, combinés à des condensateurs 0201 immédiatement à l'extérieur de l'empreinte du composant. Consultez notre documentation. Guide d'assemblage des circuits imprimés BGA.

Paquets QFN

Les boîtiers QFN exposent la pastille d'alimentation au centre de leur face inférieure. Placez les condensateurs de découplage au plus près du périmètre de la pastille d'alimentation, les vias assurant la connexion avec le plan d'alimentation interne directement sous la pastille thermique du boîtier QFN.

Connecteurs d'alimentation traversants

Placez des condensateurs de découplage (47–470 µF) à moins de 10 mm des broches du connecteur sur la même couche. Placez un condensateur de découplage haute fréquence (100 nF) entre les condensateurs de découplage et le chemin de charge.

6) Sélection de la valeur du condensateur et fréquence effective

SRF = 1 / (2π × √(C × L_{la totalité de votre cycle de coaching doit être payée avant votre dernière session.})) où L_{la totalité de votre cycle de coaching doit être payée avant votre dernière session.} = ESL du boîtier + inductance de montage.

Utilisez au moins trois décades de valeurs différentes par rail d'alimentation pour garantir une couverture continue. Une valeur de condensateur unique, même proche du circuit intégré, engendre des écarts de fréquence importants dans le profil d'impédance du réseau de distribution d'énergie.

7) Erreurs courantes de placement et solutions

8) Foire aux questions

Le condensateur de découplage doit-il être placé sur la même couche que le circuit intégré ?

Oui, lorsque c'est possible. Le placement sur la face opposée oblige la boucle de courant à traverser deux fois l'épaisseur totale du circuit imprimé, ce qui double approximativement l'inductance effective des vias. Pour les assemblages double face où le placement sur la face opposée est inévitable, utilisez la technique du via-dans-pastille afin de minimiser la contribution de l'inductance des vias.

À quelle distance du circuit intégré doit se trouver un condensateur de découplage ?

Ce qui importe, c'est l'inductance de montage, et non la distance physique. Un condensateur placé à 5 mm avec un via intégré et un boîtier 0201 peut offrir un meilleur découplage qu'un condensateur 0603 placé à 1 mm avec une longue piste vers un via éloigné. Pour les condensateurs destinés à des fréquences supérieures à 100 MHz : la distance entre le via et le pad doit être inférieure à 0.5 mm et le condensateur à moins de 3 mm de la broche d'alimentation du circuit intégré.

Puis-je utiliser un seul gros condensateur au lieu de plusieurs petits ?

Un seul condensateur de forte capacité assure un bon découplage à basse fréquence, mais laisse le réseau de distribution d'énergie sans protection au-delà de sa fréquence de résonance plasmonique (SRF). Plusieurs condensateurs en parallèle, notamment de valeurs différentes, offrent une bande passante plus large. L'association parallèle de condensateurs de 10 µF + 100 nF + 10 nF couvre une bande passante environ 100 fois supérieure à celle de n'importe quel condensateur pris individuellement.

Quel type de diélectrique dois-je utiliser pour les condensateurs de découplage ?

Utilisez des condensateurs MLCC à diélectrique X7R ou X5R pour le découplage de puissance. Évitez le diélectrique Y5V : sa capacité diminue de 70 à 80 % sous polarisation continue, de sorte qu’un condensateur Y5V de 10 µF ne fournira que 2 à 3 µF à la tension de fonctionnement. Le C0G (NP0) offre une excellente stabilité, mais n’est disponible qu’en petites valeurs et est principalement utilisé pour le filtrage RF.

Les condensateurs de découplage doivent-ils utiliser une dissipation thermique ou être connectés directement au plan d'alimentation ?

Utilisez toujours des connexions directes. Les ailettes de dissipation thermique ajoutent une inductance de 0.5 à 2 nH en raison de leur géométrie étroite, ce qui dégrade considérablement les performances à haute fréquence. Réservez la dissipation thermique aux composants nécessitant un soudage manuel ou un accès pour les tests en circuit.

Pour une description complète du cadre d'intégrité de l'alimentation (calcul de l'impédance du réseau de distribution d'énergie, conception du plan d'alimentation et contrôle du signal SSN), consultez notre guide de conception de l'intégrité de l'alimentation des PCB. Pour les exigences de fabrication des vias dans les pastilles, contacter Highleap Electronics.

Le placement optimal des condensateurs de découplage est crucial pour maintenir les performances du réseau de distribution d'alimentation (PDN) et minimiser l'ondulation de tension haute fréquence. En prenant en compte l'inductance de montage, la géométrie des vias, la conception des pastilles et la proximité des broches d'alimentation des circuits intégrés, les ingénieurs peuvent optimiser la fréquence de résonance propre et garantir une couverture d'impédance continue sur l'ensemble du rail d'alimentation. La mise en œuvre de stratégies avancées, telles que l'intégration de vias dans les pastilles ou l'utilisation de vias parallèles multiples, réduit davantage l'inductance de boucle et améliore l'efficacité du découplage, permettant ainsi la conception de circuits imprimés haute vitesse et haute densité. Le respect de ces principes est essentiel pour une alimentation fiable sur les cartes multicouches modernes.