Treoirlínte PCB HDI do Mháthairchláir Freastalaithe

Critéir Glactha HDI do Mháthairchláir Freastalaithe

Tógáil Máthairchláir Freastalaí: Samplaí cruachta HDI, rialacha micrea-via/VIPPO, ábhair, síniú-off impedance, agus leideanna DFM chun costas agus am luaidhe a laghdú. Cuireann boird bhunúsacha freastalaí agus boird luasaire AI dlús, bandaleithead agus cumhacht i bhfad níos faide ná dearaí caighdeánacha. Tá údar maith le HDI nuair:

• Pacáistí mínpháirce i réim (soicéid LAP, sceallóga, BMC, ath-amadóirí; BGAanna ag ≤ 0.5 mm, síos go 0.3–0.4 mm le VIPPO).
• Fabraicí ardluais Éilíonn (ath-amadóirí PCIe Gen5/6, CXL, NVLink/PCIe) aistrithe gearra ingearacha agus stubaí íosta.
• Toipeolaíochtaí cuimhne (DDR5 RDIMM/LRDIMM, mezzanines/modúil HBM) teastaíonn impedance agus claonadh atá rialaithe go docht.
• Brú éalaithe I/O timpeall lorg coise LAP/GPU, phléascfadh comhaireamh na sraitheanna nó chuirfeadh sé iallach ar dhruileáil throm ar ais.
• Srianta meicniúla (Cuireann imlínte cárta EEB/CEB/freastalaí, coinneálaithe, doirteal teasa, stiffers teorainn le bealaí ródaithe.

Ó Chritéir Glactha HDI go Roghanna Cruachta do Mháthairchláir Freastalaithe

Tá sainmhíniú déanta agat ar an gcúis a bhfuil gá le HDI. Sa chuid seo, déantar na critéir sin a chasadh ar conas an cruachadh a chumrú sa chaoi is go mbeidh dlús ródaithe, SI/PI, iontaofacht, agus tionól ailínithe.

Ionchuir dearaidh → Cad a thiomáineann siad sa chruachás

• Páirc BGA & dlús ionchuir/aschur → Ord HDI (sraitheanna seachtracha µvia ar dtús), straitéis céimnithe vs. cruachta, raon feidhme VIPPO, spriocanna fáinne fáinneacha, agus comhaireamh timthriallta lannaithe.
• Fabraicí ardluais (PCIe Gen5/6, CXL, ath-amadóirí) → aistrithe ciseal seachtrach µtrína chun stubaí, roghnú ranga caillteanais tréleictrigh, cóngaracht dhlúth plána, agus aon iarmhair rialaithe druileála ar ais a íoslaghdú.
• Toipeolaíocht chuimhne (modúil DDR5 RDIMM/LRDIMM, HBM) → roghanna gloine scaipthe, roghanna céime tréleictrigh, rialú claonta, agus straitéis cúpóin de réir toipeolaíochta.
• Cumhacht & teirmeacha → criosú meáchain copair, trí fheirmeacha/eagarraí teirmeacha trí, copar siméadrach chun dlúth phainéil, spriocanna bogha/casadh a choinneáil.
• Clúdach meicniúil (EEB/CEB, doirteal teasa, stiffners) → infhaighteacht bealaí ródaithe, buiséadú sraithe, tiomáinte ag coinneáil amach trí phleanáil.
• Tionól & tástáil → Plánachas VIPPO, rialacha stensil le haghaidh páirce 01005/0.3 mm, fuinneoga X-gha, rochtain TFC/scanadh teorann.

Sreabhadh roghnúcháin phraiticiúil

1. Deisigh páirceanna BGA agus patrúin éalaithe timpeall lorg coise LAP/GPU/ASIC.
2. Roghnaigh an t-ord HDI is ísle a éalaíonn go glan ag baint úsáide as µvias céimnithe nuair is féidir.
3. Glasáil teaghlach tréleictreach aonair in aghaidh an phainéil agus do spriocanna impedance; réitigh leithid/spásanna ar ais le lamháltas plátála an chiseal sheachtraigh.
4. Cothromaigh copar agus deimhnigh timthriallta lannaithe; cuir µvias cruachta leis ach amháin nuair a chruthaíonn an ródaíocht go bhfuil gá leis.
5. Sainmhínigh sonraíochtaí líonta/plánachta VIPPO; cuir cúpóin impedance agus réigiúin samplacha X-ghathaithe i bhfeidhm.
6. Rith FA le bacainn + micrea-rannóga; déan mionchoigeartuithe tréleictreacha, ansin reo an cruachadh olltáirgeachta.

Torthaí tipiciúla do Mháthairchláir Freastalaithe

• Clár bonn raca príomhshrutha: ord HDI íseal go meánach; µvias ciseal seachtrach, struchtúir faoi thalamh teoranta; timthriallta lam íosta. Is minic a chruthaíonn na dearaí seo an bunús do tionól PCB máthairchlár freastalaí tionscadail.
• Iompróir GPU/luasaire dlúth: VIPPO faoi BGAanna mínpháirce, vias roghnacha faoi thalamh; ord lár HDI le cothromaíocht chúramach copair. Tá leagan amach den sórt sin ag éirí níos ábhartha do Máthairchláir AI, áit a bhfuil fabraicí ardluais agus ródaireacht dhlúth i réim.
• Boird OAM/SXM-aicme: dlús ionchuir/aschur thar a bheith ard; ord HDI níos airde, rialuithe diana ar phlánachas agus ar phróiseas, íogaireacht chostais neamhlíneach. Tá na cumraíochtaí ceannródaíocha seo ag teacht le Crua-earraí ríomhaireachta AI a mhonarú PCB Riachtanais.

Treoirlínte HDI DFM do Mháthairchláir Freastalaithe: Ó Shamplaí go Táirgeadh

Leis an Samplaí Cruachta PCB HDI le haghaidh Máthairchláir Freastalaithe I gcuimhne, is é an chéad chéim eile ná na hamharcléirithe sin a thiontú ina stac in-thógtha a chomhlíonann spriocanna costais, toraidh agus ama luaidhe. Bain úsáid as na rialacha DFM seo a leanas chun fanacht laistigh de fhuinneog déantúsaíochta cobhsaí.

Ródáil agus Méideanna Gnéithe

• Rian/spás (seachtrach/istigh): Is gnách go mbíonn 75/75 µm. Más é 60/60 µm an sprioc atá agat, deimhnigh tiús agus impedance an chopair ionas nach n-athraíonn imill phlátála an SI.
• Micrea-vias léasair: Trastomhas 75–100 µm, cóimheas gné ≤ 1:1, fáinne fáinneach ≥ 50–60 µm le haghaidh iontaofachta agus toradh plátála.
• Stádaithe vs. cruachta: Is fearr tuislithe micreavíanna; mura féidir cruachadh a sheachaint, cuir teorainn le ≤ 2 phéire cruachta in aghaidh an taobh.
• Meascán dall/adhlactha: Laghdaigh líon na lannúcháin; is minic a bhíonn struchtúr 1+N+1 níos fearr ná 2+N+2 i gcás máthairchláir freastalaí ó thaobh costais agus sceidil de.
• Druileáil go copar (sraitheanna istigh): ≥ 200 µm chun riosca CAF agus íogaireacht maidir le fánaíocht druileála a laghdú.

VIPPO, Masc Sádrála, agus Painéalú

• VIPPO (trí-i-eochaircheap, plátáilte os a chionn): Sonraigh IPC-4761 Cineál VII, ábhar líonta, céatadán líonta íosta, agus tiús thar an pláta. Sainigh sprioc plánachta roimh ré.
• Masc BGA mínpháirce: I gcás éalaithe neamh-VIPPO, coinnigh damba an masc ≥ 80–100 µm chun cosc ​​a chur ar shreabhadh an tsádair.
• Cothromaíocht copair: Coinnigh siméadracht agus cuir gadaíocht leis i gcás ina bhfuil clúdach áitiúil > 60% chun warpage a rialú ar chláir bhunúis mhóra.
• Painéalú: Bain úsáid as 18″×24″ nó 21″×24″ agus coinnigh teaghlach roisín aonair in aghaidh an phainéil chun an fhriotaíocht agus an toradh a chobhsú.

Luamháin Chostais Phríomhúla agus Ama Luaidhe

• Timthriallta lannaithe: an tiománaí is mó—roghnaigh an t-ordú HDI is ísle a éalaíonn do BGAanna go glan.
• Líon na micrea-via agus airde an chruach: fabhar a dhéanamh ar stad chun toradh plating agus am timthriall a chosaint.
• Córais ábhartha: Laghdaíonn teaghlach roisín amháin in aghaidh an phainéil athraitheacht agus simplíonn sé cáilíocht.
• bailchríoch Dromchla: ENIG / ENEPIG / OSP—roghnaigh le haghaidh sreabhadh tionóil agus comhaireamh athshreafa.
• Lamháltais: méadaíonn sonraíochtaí bacainní daingean, tiús agus dlúth am agus costas próiseála—coinnigh iad ach amháin san áit a bhfuil tábhacht leo.

Conas a Chabhraíonn Highleap Electronics le Foirne Máthairchláir Freastalaithe

• Comhdhearadh cruachta: aistrigh do chruachás samplach ina thógáil inmhonaraithe le hábhair dheimhnithe, céimeanna tréleictreacha, agus lamháltais phlátála.
• Síniú bacainní: dearadh cúpóin agus bandaí glactha a sholáthar; FA a rith le bacainní agus micrea-rannóga roimh an táirgeadh mais.
• VIPPO agus trí cháilíocht: sonraíochtaí líonta/plánachta, sampláil X-gha, agus critéir folamha a shainiú chun toradh BGA a chosaint.
• DFM bunaithe ar riosca: liosta rangaithe (SI/PI, warpage, druileáil-go-copar, straitéis painéil) a sheachadadh mar aon le maoluithe praiticiúla.
• Roghanna tógála: fréamhshamhail, píolótach, agus PCB HDI toirte + PCBA réidh le húsáid do mháthairchláir freastalaí agus cártaí gaolmhara (OCP NIC, ardaitheoirí PCIe, cúlphlánaí NVMe).

Réidh le do dhearadh a athbhreithniú? Roinn do sprioc-impedances, do roghanna ábhar, agus do shonraí déantúsaíochta (Gerber/ODB++/IPC-2581). Cuirfimid togra cruachta, nótaí DFM, agus comhbhabhtálacha soiléire ar ais - innealtóir ar dtús, réidh le haghaidh táirgthe.

Roghnú Ábhar agus Rialú Impedance do PCBanna HDI Máthairchláir Freastalaí

Roghnaigh córais tréleictreacha don ráta sonraí sprice agus don phróifíl theirmeach, ansin glasáil an fhriotaíocht le cúpóin roimh na chéad earraí.

Straitéis Ábhartha

• Rátaí sonraí: Is féidir le 10–28 Gbps NRZ FR-4+ ísealchaillteanais a fheistiú; de ghnáth bíonn córais roisín meán/ísealchaillteanais ag teastáil le haghaidh ≥ 28 Gbps nó PAM4.
• Gloine agus roisín: Samhail Dk/Df, stíl gloine, cion roisín, agus garbhacht copair; smaoinigh ar ghloine scaipthe nó ar chlaonadh bealaigh chun an claonadh de bharr fíodóireachta ar DDR5 a mhaolú.
• Láidreacht theirmeach: Bain úsáid as tréleictrigh ard-Tg (≥ 170 °C), íseal-CTE le haghaidh il-athshreabhadh agus turraing theirmeach atá coitianta i dtionól máthairchlár freastalaithe.
• Comhlíonadh agus iontaofacht: Más gá teorainneacha saor ó halaigine, stáin-whisker, nó CAF, luaigh na modhanna tástála agus na tairseacha sna sonraíochtaí.

Sreabhadh Comharthaíochta Impedance

1. Cuir tábla impedance sprice ar fáil (m.sh., 50 Ω SE / 100 Ω Diff, ±10%) leis an toipeolaíocht eitleáin tagartha atá beartaithe in aghaidh an chiseal.
2. Faigh cruachta iarrthóirí le leithid/spásanna réitithe ar ais agus lamháltais phlátála don chiseal seachtrach.
3. Reoigh tiús copair críochnaithe, lamháltais tréleictreacha, dearadh/socrú cúpóin, agus bandaí glactha le chéile.
4. Rith impedance agus micrea-alt an chéad earra; déan coigeartuithe beaga más gá, ansin glasáil an cruachadh olltáirgeachta.

Nótaí Cóipeála Réidh le haghaidh Máthairchláir Freastalaí

Impedance Rialaithe: Difríocht 50 Ω SE / Difríocht 100 Ω (±10%). Bain úsáid as cúpóin chruachta agus chaighdeánacha atá deimhnithe ag an soláthraí; áirítear lamháltas plátála le leithead an chiseal sheachtraigh.
ábhar: Teaghlach aonair ísealchaillteanais ar fud na ndéileictreach go léir; stíl ghloine agus cion roisín comhsheasmhach chun Dk/Df cobhsaí a choinneáil. Ní cheadaítear meascadh tras-teaghlaigh.

Comhdhearadh Micrea-vias, VIPPO, agus Tionóil do Mháthairchláir Freastalaithe

Braitheann iontaofacht ar mháthairchláir freastalaí ar struchtúr an tríra, ar an líonadh/ar an bplánacht, agus ar an bpróifíl athshreafa—déan iad a láimhseáil mar lúb dúnta amháin.

Trí Cháilíocht agus Pleanúlacht

• Trí cháilíocht líonta: Sainmhínigh cineál líonta, an céatadán líonta íosta, agus plánáil/róphlátáil (m.sh., ≥ 20 µm) i nótaí fab.
• Pleanúlacht VIPPO: Tiomáineann sé fliuchadh agus folúntas BGA; áirítear sampláil X-gha agus measúnú folúntas in FA (sprioc < 10–15%).
• Modhanna teipe aitheanta: Scoilteadh glúine micreavía, cúlú roisín, agus leictrea-imirce ag aistrithe; bailíochtú le hil-athshreabhadh (m.sh., 6× @ 260 °C) agus IST/turraing theirmeach de réir mar is gá.

Seicliosta um Chomhoibriú Tionóil

• Próifíl athshreafa: Ailínigh le ceimic Tg/CTE agus VIPPO; seachain buaictheocht/TAL iomarcach a mhéadaíonn strus miotail-roisín.
• Éalaíonn BGA: Is fearr VIPPO; ar shlí eile bainistigh dambaí/fuinneoga maisc sádrála chun cosc ​​a chur ar shreabhadh ar pháirc mhín.
• Rialú dlúth: Cruach shiméadrach, cothromaíocht chopair, agus uirlisí/tacaíocht chuí; socraigh sonraíocht dlúth an phainéil (m.sh., ≤ 0.7%).
• Ullmhacht gné-mhín: I gcás BGAanna le páirc 01005 nó 0.3 mm, comhordaigh oscailtí stensil, lamháltais, agus aon chéimeanna síos/arduithe áitiúla.
• bailchríoch Dromchla: ENIG le haghaidh pic mhín ghinearálta; ENEPIG le haghaidh sádrála measctha/nasc sreinge; tá OSP eacnamaíoch ach íogair ó thaobh comhaireamh athshreafa de; teastaíonn stóráil agus rialuithe sulfair/stáin-ghiotár ó ImmAg/ImmSn.

Seicliosta RFQ Pacáiste Máthairchlár Freastalaí

• Gerber / ODB++ / IPC-2581 (is fearr ODB++ nó IPC-2581)
• Tábla cruachta (branda/múnla, tiús tréleictreach, meáchain chopair)
• Spriocanna impedance agus ceanglais cúpóin
• Cairt druileála (léasar/meicniúil, VIPPO, druileáil ar ais, faoi thalamh)
• Críoch, masc sádrála/finscéal, rátáil inadhainteachta
• Rialacha painéalaithe agus díphainéalaithe (gearrtha V/bealach cluaisíní), lamháltais imlíne criticiúla
• Do PCBA: BOM, lárphointe (XYRS), treoir stensil, próifíl athshreafa sprice

Réidh le tógáil? Roinn do sprioc-stac suas, spriocanna impedance, agus sonraí déantúsaíochta. Seolfaidh Highleap Electronics togra in-mhonaraithe, liosta riosca DFM/SI/PI rangaithe, agus roghanna soiléire maidir le bailchríocha, timthriallta lannaithe, agus ábhair—innealtóir ar dtús, réidh le haghaidh táirgthe.

Cad a Dhéanaimid do Mháthairchláir Freastalaithe

1) Comhdhearadh Ailtireachta & Cruachta

• Cruacháip HDI ón 1ú go dtí an 8ú ordú meaitseáilte le páirc BGA, dlús ródaithe, agus buiséad.
• Pleanáil impedance do PCIe Gen5/6, CXL, DDR5, agus slabhraí athimeartha, lena n-áirítear straitéis eitleáin agus leanúnachas an chosáin fillte.
• Dearadh agus socrú cúpóin le haghaidh síniú amach bacainn rialaithe; treoir maidir le maolú fíodóireachta gloine agus cothromaíocht copair.
• Anailís chomhbhabhtála idir druileáil siar agus HDI chun stubaí agus timthriallta lannaithe a íoslaghdú.

2) Athbhreithniú DFM le Clár Riosca Rangaithe

• Líne/spás, cóimheas gné micrea-trína, straitéis cruachta vs. céimnithe, riachtanais VIPPO, druileáil-go-copar, agus rialacha masc in aice le BGAanna mín-pháirce.
• Liosta rangaithe de réir déine (tionchar, fréamhchúis, réiteach) ionas go mbeidh a fhios ag d’fhoireann leagan amach go díreach cad atá le hathrú agus cén fáth—roimh fhréamhshamhlacha.

3) Straitéis Ábhar & Críochnaithe

• Roghnú idir córais roisín ísealchaillteanais go córais roisín thar a bheith ísealchaillteanais bunaithe ar ráta sonraí, próifíl theirmeach, agus riosca soláthair.
• Teaghlach roisín aonair in aghaidh an phainéil nuair is féidir chun an fhriotaíocht agus an toradh a chobhsú.
• Críochnaigh na comhbhabhtálacha (ENIG / ENEPIG / OSP / ImmAg / ImmSn) ailínithe le sreabhadh tionóil agus comhaireamh athshreafa.

4) NPI, FA, agus Tógálacha Píolótacha

• Na chéad ailt le tomhais impedance agus micrea-ghearrthacha; sampláil X-ghathaithe de réigiúin VIPPO agus BGA mín-pháirce.
• Roghanna DOE le haghaidh líonadh trí/plánachta, rialú warpage, agus paraiméadair stensil/athshreafa ar pháirc 01005 / 0.3 mm.
• Seiceálacha iontaofachta comhordaithe de réir mar is gá (e.g., timthriallú teirmeach, IST) le critéir ghlactha soiléire.

5) PCBA Turnkey do Chláir Freastalaí

• Dearadh stensil (cróiseanna, céimeanna suas/síos), próifíliú athshreafa meaitseáilte le ceimic Tg/CTE agus VIPPO.
• SPI, AOI, X-gha, tóireadóir eitilte/ICT más infheidhme; comhtháthú slabhra scanadh teorann/JTAG agus comhoibriú úim fheidhmiúil bhunúsach.
• Cumas athoibrithe ar BGAanna mínpháirce agus LAPanna/ASICanna móra; sraithiú/inrianaitheacht agus doiciméadú ar leibhéal na baisce.

6) Boird Ghaolmhara sa Chlár Céanna

• Cúlphlánaí (NVMe/SAS/SATA), cártaí ardaitheoirí/ath-imreora PCIe, cártaí NIC/mezz OCP, boird dáilte cumhachta, boird rialaithe lucht leanúna agus bainistíochta, PCBanna ionchuir/aschur painéil tosaigh. Is minic a bhíonn siad seo mar chuid de chlár níos mó. monarú PCB freastalaí cláir.
• I gcás inar féidir, ailínigh cruachta/teaghlaigh ábhar ar fud na mbord seo chun rialú impedance, cúpóin, foinsiú agus cáiliú a shimpliú.

7) Tacaíocht Slabhra Soláthair & Saolré

• Indéantacht agus roghanna malartacha BOM, ailíniú AVL, glaonna riosca LTB/EOL, agus tograí dara foinse.
• Pacáistí doiciméadachta ar leibhéal na baisce (sonraí ábhartha, torthaí tástála, taistealaithe) agus tacaíocht FA d'aon tuairisceáin allamuigh.

8) Tóg de réir do Chritéir Glactha

• Déanaimid monarú de réir na gcaighdeán agus na gcritéar glactha atá sonraithe ag an gcustaiméir (m.sh., IPC-A-600/610 Aicme 2/3 nuair a shonraítear é), agus sonraí tomhais ceangailte leis na chéad earraí. I gcás feidhmchlár atá dírithe ar fheidhmíocht, tá an cur chuige seo ag teacht go dlúth le monarú PCB ríomhaireachta ardfheidhmíochta agus Déantúsaíocht PCB GPU.