10-warstwowe zasady trasowania PCB dla DDR5, PCIe i przesłuchów

Reguły trasowania dla dziesięciowarstwowej płytki PCB powinny wynikać z analizy stosu, wytycznych projektowania urządzeń i analizy kanałów. Nie należy ich kopiować z ogólnej tabeli wartości mil. Równa długość fizyczna nie zawsze oznacza równe opóźnienie elektryczne, „zasada 5 W” nie gwarantuje przesłuchu, a generowanie protokołu nie narzuca automatycznie laminatu ani stałego odgałęzienia przelotki resztkowej.

Celem tego przewodnika jest przekształcenie wymagań elektrycznych w ograniczenia układu, które pozostają aktualne w trakcie produkcji. Koncentruje się on na ścieżkach powrotnych, routingu sprzężonym, synchronizacji pamięci, przejściach w łączu szeregowym, przesłuchach oraz przekazywaniu do DFM. Ostateczne szerokości i odstępy wynikają z modelu uwolnionej impedancji.

Zablokuj zasady elektryczne przed rozpoczęciem trasowania

Trasowanie nie powinno zaczynać się od tymczasowych grubości dielektryka i kończyć prośbą o „dopasowanie stosu” przez producenta. Zmiana stosu zmienia szerokość, odstępy między parami, opóźnienie propagacji, przypisanie odniesienia, a czasem pojemność warstw. Pakiet bazowy powinien określać wersję stosu, konstrukcję materiałów, miedź, struktury kontrolowane, reguły czasowe specyficzne dla danego urządzenia oraz modele elektryczne używane dla kanałów krytycznych.

Użyj hierarchii reguł. Wymagania dotyczące konkretnego urządzenia lub formatu mają pierwszeństwo przed ogólnymi zasadami firmy; symulowany wyjątek powinien zostać udokumentowany; a minimalne wymagania produkcyjne stanowią limity, a nie preferowane wymiary trasowania.

Przypisanie warstw i ciągłość ścieżki powrotnej

Każda trasa dużej prędkości wymaga ciągłego przewodu odniesienia. W typowym dziesięciowarstwowym układzie odniesienia, skoncentrowanym na integralności sygnału, sygnały zewnętrzne odwołują się do sąsiednich płaszczyzn uziemienia, a wybrane sygnały wewnętrzne są umieszczane między dwiema płaszczyznami uziemienia. Taki układ jest przydatny, ponieważ prąd powrotny może pozostać blisko sygnału. Inne układy odniesienia mogą działać, ale zasady ich rozmieszczenia muszą odzwierciedlać ich rzeczywiste odniesienia.

Nie kieruj przez podział referencyjny

Gdy ścieżka przecina pustkę lub rozszczepienie w swojej płaszczyźnie odniesienia, prąd powrotny omija otwór, zwiększając obszar pętli i łącząc się z innymi strukturami. Przeniesienie ścieżki na warstwę z ciągłym odniesieniem jest zazwyczaj lepsze niż dodawanie kondensatora po ułożeniu. Jeśli płaszczyzna zasilania jest celowo używana jako odniesienie o wysokiej częstotliwości, jej połączenie z odpowiednią domeną masy musi być częścią projektu.

Zmiany warstw wymagają przejścia powrotnego

Przejście sygnałowe przesyła prąd przewodzenia między warstwami; prąd powrotny również potrzebuje ścieżki między starym a nowym punktem odniesienia. Przejścia masa-masa zazwyczaj wykorzystują pobliskie przelotki łączące. Przejścia zasilanie-masa mogą wymagać struktury odsprzęgającej umieszczonej tak, aby pętla powrotna była akceptowalnie mała w całym odpowiednim widmie. „Jedno przejście masy w promieniu 50 mil” to heurystyka, a nie uniwersalna reguła.

Sąsiadujące warstwy sygnału

Trasowanie ortogonalne może zmniejszyć sprzężenie szerokoskrzydłowe między sąsiednimi warstwami sygnałowymi, ale nie czyni z natury słabego stosu nieszkodliwym. Gdy dwie warstwy sygnałowe znajdują się naprzeciw siebie bez płaszczyzny między nimi, należy ograniczyć nakładanie się, zwiększyć separację i zarezerwować parę dla sieci mniej wrażliwych. W przypadku krytycznych łączy szeregowych, preferowane jest trasowanie z rozdzielonymi płaszczyznami.

Pary różniczkowe: geometria, skos i przejścia

Para różnicowa powinna zachować spójne środowisko elektromagnetyczne. Szerokość, odstępy między parami, odległość odniesienia i pobliska miedź powinny mieścić się w strukturze użytej do obliczenia impedancji. Krótkie przewężenia na padach mogą być nieuniknione, ale powinny być modelowane lub utrzymywane w ramach sprawdzonego obrysu.

Skos wewnątrzparowy jest wielkością elektryczną

Przekształć dopuszczalne odchylenie czasowe na długość, wykorzystując rzeczywiste opóźnienie propagacji na warstwie trasowanej. Para zmieniająca warstwy może mieć równą długość fizyczną, ale nierówne opóźnienie, jeśli dwa ślady próbkują różne szkło, używają innej geometrii przelotek lub napotykają różne przejścia referencyjne. W przypadku łączy o bardzo dużej prędkości, wyodrębnij opóźnienie i konwersję trybu, zamiast polegać wyłącznie na długości linii środkowej narzędzia PCB.

Utrzymaj symetrię obu przejść

Sygnały przelotowe, antypady, przelotki referencyjne i wyprowadzenia powinny być, tam gdzie to możliwe, lustrzano-symetryczne. Unikaj umieszczania jednej ścieżki bliżej pustej przestrzeni, otworu montażowego lub osłony złącza. Jeśli interfejs dopuszcza odwrócenie polaryzacji, stosuj je celowo, zamiast dodawać długą zwrotnicę, aby zachować orientację wizualną.

Dopasowanie par nie jest automatycznie wymagane

Wiele odbiorników szeregowych ma zniekształcenia skośne torów, więc wymuszenie na wszystkich parach PCIe lub SerDes tej samej długości fizycznej może powodować niepotrzebne straty i meandry. Należy przestrzegać wymogu dotyczącego zniekształcenia skośnego torów, ale priorytetowo traktować niskie straty, czyste ścieżki powrotne i minimalną liczbę przejść. Skos wewnątrz pary jest zazwyczaj bardziej krytyczny niż dopasowanie niepowiązanych torów do siebie.

DDR5 i inne równoległe interfejsy pamięci

Ograniczenia DDR5 zależą od pakietu kontrolera, organizacji pamięci DRAM, topologii modułu lub down, szybkości bufora, obciążenia i terminacji. Prawidłowym źródłem jest przewodnik projektowy dostawcy kontrolera i pamięci, wspierany modelami symulacyjnymi. Ogólne stwierdzenie, takie jak „DQ musi mieścić się w granicach +/-5 mil”, może być niepotrzebnie rygorystyczne lub niebezpieczne dla danej platformy.

Grupuj reguły według funkcji

Zdefiniuj oddzielne grupy dla sygnałów DQ/DMI względem sygnałów DQS, zegara różnicowego, poleceń/adresów/sterowania i wszelkich sygnałów specyficznych dla modułu. W miarę możliwości używaj ograniczeń opóźnienia w pikosekundach, ponieważ długość fizyczna jest konwertowana inaczej na różnych warstwach. Narzędzie do rozmieszczania może następnie zastosować opóźnienie specyficzne dla warstwy, zamiast zakładać jedną stałą propagacji.

Topologia ma znaczenie

Polecenia/adresy i zegar mogą wykorzystywać topologię „fly-by” w projektach modułowych, podczas gdy sygnały danych to synchroniczne ze źródłem połączenia punkt-punkt w obrębie ścieżki bajtowej. Projekty down, moduły rejestrowane i moduły buforowane wprowadzają różne obciążenia i routing. Nie należy kopiować topologii modułów DIMM do projektu lutowanego bez dokumentacji platformy.

Odniesienie i integralność zasilania

Na synchronizację pamięci wpływają szum płaszczyzny odniesienia, rozkład mocy oraz długość śladu. Należy utrzymywać ścieżki bajtowe w stabilnym środowisku odniesienia, zapewnić odpowiednie przetwarzanie VREF i VDDQ oraz unikać umieszczania struktur dostrajających na otworach płaszczyzny. Symulować jednoczesne przełączanie i zakańczanie, gdy margines platformy jest ograniczony.

PCIe i szybkie łącza szeregowe

W przypadku PCIe Gen5 i nowszych, jakość trasy zależy od strat zależnych od częstotliwości, nieciągłości złączy i przelotek, przesłuchów oraz konwersji trybu. Zestaw reguł układu powinien zatem uwzględniać więcej niż tylko docelową impedancję.

PCIe 6.0 wykorzystuje PAM4 z prędkością 64 GT/s i tą samą częstotliwością Nyquista 16 GHz co PCIe 5.0 NRZ, ale nie jest to „ten sam kanał z dwukrotnie większą liczbą bitów”. Zgodność, szum i kontekst FEC różnią się. PCIe 7.0 z prędkością 128 GT/s przenosi częstotliwość Nyquista do 32 GHz i sprawia, że ​​ekstrakcja przejść i korelacja produkcji są bardziej wymagające.

Przesłuchy, odstępy i szum płaszczyzny odniesienia

Często cytowana reguła 3 W lub 5 W to heurystyka geometryczna. Przesłuchy zależą również od wysokości dielektryka, długości równoległych odcinków, czasu narastania sygnału agresora, struktury odniesienia oraz od tego, czy linie są sprzężone krawędziowo, czy szerokobocznie. Na cienkim dielektryku mniejszy odstęp może już osiągnąć cel; na sąsiednich, nieodniesionych warstwach sygnałowych, duży odstęp może być nadal niewystarczający.

Ustaw cel przesłuchu odpowiedni dla interfejsu i użyj ekstrakcji lub zweryfikowanej tabeli geometrii, aby przekształcić ten cel w odstępy. Weź pod uwagę całkowitą długość ofiary i jednoczesnych agresorów. Sieci zegarowe, stroboskopowe i sieci jednostronne o wysokim wahaniu mogą wymagać większej izolacji niż niezależne, wolne układy sterowania.

Szum płaszczyzny może się sprzęgać poprzez strukturę odniesienia, nawet przy dużych odstępach między ścieżkami. Należy zachować zwartość wysokoprądowych pętli przełączających, stosować odpowiednie pary płaszczyzn i odsprzęganie oraz unikać wymuszania odwoływania się wrażliwych ścieżek do rozproszonych wysp zasilania. Przesłuchy i integralność zasilania należy sprawdzać łącznie na gęstych procesorach i płytkach akceleratorów.

Strojenie długości bez tworzenia nowej nieciągłości

Meandry dodają opóźnienia, ale blisko siebie położone segmenty łączą się ze sobą i generują mniejsze opóźnienie, niż sugeruje długość ich linii środkowej. Zwiększają one również straty i powodują lokalne wahania impedancji. Należy stosować jak najszersze możliwe odstępy między sąsiednimi segmentami strojenia, minimalizować liczbę zwojów i rozprowadzać strojenie tak, aby nie zaburzało ono przebić ani ciągłości odniesienia.

Nie ma uniwersalnej zasady, że strojenie musi odbywać się blisko źródła lub blisko odbiornika. Lokalizacja zależy od topologii i celu dopasowania. W przypadku szyny synchronicznej źródło-źródło, strojenie należy wykonać w obrębie zdefiniowanej grupy i zachować topologię. W przypadku pary różnicowej, należy skorygować skos za pomocą zwartej, symetrycznej struktury, która nie tworzy długiego, niesprzęgniętego odcinka.

Zaokrąglone rogi nie są automatycznie wymagane, a pojedyncze zagięcie pod kątem 90 stopni nie jest odbiciem 15% w każdej geometrii. Należy stosować frezowanie pod kątem 45 stopni lub zakrzywione ze względu na możliwości produkcyjne, symetrię par i spójne odstępy, ale należy skupić wysiłki inżynieryjne na większych nieciągłościach, takich jak pady, przelotki, złącza i przerwy w płaszczyźnie odniesienia.

Ujście BGA, przelotki i możliwość produkcji

Sam rozstaw BGA nie decyduje o konieczności zastosowania HDI. Średnica padu, strategia maski lutowniczej, liczba rzędów, mapa pinów, dostępne warstwy trasowania i kierunek ucieczki – to wszystko ma znaczenie. Niektóre układy o rozstawie 0.5 mm mogą wykorzystywać starannie zaprojektowane przelotki przelotowe lub ograniczone przelotki ślepe; inne wymagają przelotek w padach i wielu warstw montażowych. Zamiast stosować tabelę opartą wyłącznie na rozstawie, należy zapoznać się z rzeczywistym rozmieszczeniem elementów w obudowie.

W polu przelotowym (via-in-pad) powinna być określona informacja, czy przelotka jest wypełniona miedzią, żywicą i zaślepiona, czy też jest przetwarzana w innym, kwalifikowanym procesie. W przypadku mikroprzelotek ułożonych warstwowo, kolejność montażu i plan niezawodności muszą zostać uzgodnione. Przewodnik HDI obejmuje wybór struktury; układ musi nadal zapewniać pola przechwytujące, pola antyprzepustowe i pola ochronne zgodne z możliwościami rejestracji dostawcy.

Trasowanie przewodów ewakuacyjnych powinno również zachować ciągłość odniesienia. Gęste pola antypadów mogą usunąć zbyt dużo miedzianej warstwy spod obudowy, dlatego wyprowadzenie zasilania i uziemienia należy traktować jako strukturę elektromagnetyczną. Dodanie większej liczby przelotek uziemiających nie zawsze jest korzystne, jeśli wymusza powstawanie zbyt dużych pustych przestrzeni lub utrudnia trasowanie.

Przegląd tras prefabrykacyjnych

Przegląd DFM nie powinien po cichu przepisywać ograniczeń elektrycznych. Gdy CAM proponuje zmianę szerokości, padów, antypadów lub stosu, zmiana ta powinna zostać sprawdzona pod kątem impedancji lub modelu kanału i udokumentowana. Prześlij ostateczny układ wraz z rysunkiem wykonawczym i listą połączeń w ramach procesu przeglądu DFM.

Wprowadzanie złączy, granice płyt i struktury testowe

Wyprowadzenia złączy często charakteryzują się większymi nieciągłościami niż zwykłe zagięcia. Należy przeanalizować pad sygnałowy, antypad, układ pinów uziemienia, wycięcia w płaszczyźnie i przejście do pary trasowanej jako jedną strukturę. Referencyjne footprinty dostawcy stanowią punkt wyjścia, a nie gwarancję, ponieważ grubość płytki, przypisanie warstw i wymiary produkcyjne mogą się różnić. W przypadku złączy o najwyższej prędkości należy użyć modelu dostawcy i wyodrębnić lokalne wyprowadzenie płytki PCB.

Na krawędziach płytki należy unikać nagłego zakończenia płaszczyzny odniesienia pod wrażliwym przebiegiem. Styki krawędziowe karty, złącza koncentryczne i złącza typu mezzanine mogą wymagać ukształtowania uziemienia poprzez ogrodzenia lub lokalne przejścia warstwowe specyficzne dla interfejsu. Należy trzymać mechaniczne zabezpieczenia, listwy galwaniczne i wypustki z dala od obszaru odniesienia elektrycznego, chyba że są one uwzględnione w modelu.

Projektuj dostęp do testów bez tworzenia stubów

Zwykłe pola testowe i rozgałęzione punkty testowe mogą zwiększyć pojemność lub nieterminowany odcinek. Należy użyć zatwierdzonego kuponu testowego, dostępu do złącza, opcji wymiennego komponentu lub pola zintegrowanego z główną ścieżką transmisji. Należy skoordynować wymagania dotyczące testów w obwodzie z integralnością sygnału przed zakończeniem układu; usunięcie rozgałęzienia testowego po kwalifikacji może również zmienić kanał.

Udokumentuj celowe wyjątki

Gęste układy czasami wymagają lokalnej zmiany szerokości, przejścia odniesienia lub naruszenia odstępów. Należy zarejestrować lokalizację, przyczynę oraz symulację lub zatwierdzenie dostawcy. Udokumentowany wyjątek jest bezpieczniejszy niż globalne łagodzenie reguły lub poleganie na przyszłym inżynierze DFM w celu wywnioskowania intencji projektowych.

Granice routingu zegara, sygnału analogowego i zasilania

Nie każda ważna sieć jest różnicowym łączem szeregowym. Zegary referencyjne, sygnały resetu, analogowe ścieżki czujników i węzły zasilania przełączającego mogą generować lub odbierać zakłócenia. Sieci należy klasyfikować według częstotliwości zbocza, wrażliwości na szum i pętli prądowej, a nie wyłącznie według częstotliwości nominalnej. Zegar o niskiej częstotliwości z szybkim zboczem może wymagać większej uwagi niż fala sinusoidalna o wyższej częstotliwości.

Zegary referencyjne

Kieruj zegary referencyjne na płaszczyźnie ciągłej, unikaj zbędnych zaślepek testowych i izoluj je od węzłów przełączających. Wymagana topologia – punkt-punkt, bufor rozproszony lub inna metoda dystrybucji – wynika ze specyfikacji źródła zegara i odbiornika. Połączenie gwiazdy lub łańcucha nie jest uniwersalnie poprawne. W przypadku sterowania wieloma odbiornikami, symuluj ładowanie i terminację.

Interfejsy analogowe i konwerterowe

Utrzymuj małe pętle analogowe w kompaktowej formie i oddziel je od agresywnych cyfrowych prądów powrotnych. Podział płaszczyzny uziemienia nie jest automatycznie korzystny; ciągła płaszczyzna z przemyślanym rozmieszczeniem często zapewnia powrót o niższej impedancji. Jeśli domeny analogowa i cyfrowa muszą połączyć się w kontrolowanym punkcie, upewnij się, że sygnały nie przecinają powstałej przerwy i że strategia połączenia jest zgodna z zaleceniami producenta konwertera.

Przełączanie regionów mocy

Węzeł przełączający, pętla sterowania bramką i ścieżki prądowe o wysokiej częstotliwości (di/dt) wymagają fizycznych stref wykluczenia. Nie należy prowadzić par o dużej prędkości pod cewkami indukcyjnymi, transformatorami ani miedzią węzła przełączającego. Puste przestrzenie i strefy ochronne powinny zostać uwzględnione w przeglądzie ścieżki powrotnej. Szerokość pasma przenoszenia prądu i wydajność termiczna powinny być oceniane metodami IPC-2152 lub walidowaną symulacją, a nie uniwersalną wartością gęstości prądu.

Udokumentuj te obszary w ograniczeniach układu, aby dodatki miedziane DFM, kradzieże lub elementy panelu nie dostały się przypadkowo do wrażliwego obszaru.

Podpisanie reguły routingu

Ostateczny przegląd trasowania powinien porównywać układ z opublikowanym stosem i ograniczeniami specyficznymi dla danego urządzenia, a nie z ogólną listą kontrolną wartości mil. Grupy krytyczne należy sprawdzać za pomocą wyodrębnionych modeli opóźnień, strat i przejść, jeśli te efekty są istotne.

• Sprawdź, czy każda krytyczna trasa przechodzi przez ciągłe odniesienie i czy zmiany warstw zapewniają ścieżkę powrotną do bieżącej.
• Sprawdź geometrię różnicową poprzez zwężki, pady, przelotki, złącza i struktury testowe - nie tylko na prostych ścieżkach.
• Zastosuj synchronizację pamięci według ścieżki bajtów, grupy poleceń/adresów i topologii, korzystając z dokumentacji kontrolera i pamięci.
• Ogranicz meandry i paralelizm na podstawie analizy opóźnień i przesłuchów, a nie uniwersalnego mnożnika odstępu.
• Potwierdź rozmieszczenie układów BGA, pierścieni pierścieniowych, antypadów i rozstawów przelotek pod kątem zatwierdzonych przez dostawcę możliwości.
• Dostarcz ostateczną wersję projektu, listę połączeń, dane dotyczące wierceń/tras, wersję stosu, tabelę impedancji i rysunek o kontrolowanej głębokości jako jeden pakiet podlegający kontroli poprawek.

Reguły układu powinny wyrażać cel elektryczny i jego źródło. Dzięki temu możliwe jest sprawdzenie wyjątków i zapobiega się sytuacji, w której zmiana w procesie produkcyjnym automatycznie unieważnia zestaw ograniczeń trasowania.

Zarządzanie wyjątkami routingu

Gęste układy nieuchronnie wymagają wyjątków od preferowanych reguł. Celem nie jest zakazanie każdego zwężenia, przejścia warstw czy lokalnej redukcji odstępów, ale zidentyfikowanie wyjątków istotnych pod względem elektrycznym i porównanie ich z odpowiednim modelem.

Wyjątki powinny być dołączone do sieci, regionów lub klas i przechowywane w rekordzie przeglądu projektu. Szerokie zatwierdzenie ustne, takie jak „odstępy są dopuszczalne”, nie może zostać powtórzone podczas ECO lub transferu dostawcy. Ta sama zasada dotyczy układów referencyjnych urządzenie-dostawca: należy zachować intencję elektryczną, ale ponownie zweryfikować wymiary względem udostępnionego układu płytek.

Rekord przeglądu powinien również określać wersję ekstrakcji lub symulacji użytą w przypadku krytycznych wyjątków. Gdy ECO przenosi komponent, zmienia warstwę lub modyfikuje obrys złącza, dany wyjątek może zostać ponownie oceniony zamiast dziedziczenia zatwierdzenia, które nie jest już zgodne z geometrią.