Engenharia de PCB de servidor de IA de 10 camadas para hardware de acelerador

"PCB de servidor de IA" é uma descrição de sistema, não uma classe de fabricação. O termo pode se referir a uma placa base, placa de expansão aceleradora, dispositivo de memória CXL, placa de retimer, interface de rede, suporte para módulo óptico, controlador de gerenciamento, placa de distribuição de energia ou uma pequena placa de controle dentro de um subsistema de refrigeração líquida. Esses produtos não compartilham contagem de camadas, laminado, tolerância de impedância, estrutura HDI ou plano de confiabilidade.

Uma construção de dez camadas pode ser apropriada para placas de infraestrutura de IA selecionadas, mas não deve ser anunciada como uma plataforma universal para placas-mãe de aceleradores de alta performance ou sistemas de comutação. O número correto de camadas depende da dispersão de componentes, da quantidade de canais, das necessidades do plano de referência, da distribuição de energia, da topologia dos conectores, da espessura mecânica e dos requisitos de qualificação. Em muitos casos, uma placa convencional com doze, dezesseis ou mais camadas apresenta menor risco do que forçar vários ciclos HDI sequenciais e planos de alimentação fragmentados em dez camadas.

Este guia explica onde dez camadas são tecnicamente viáveis ​​e o que deve ser fornecido antes da fabricação. Ele evita intencionalmente afirmações definitivas como "Táquion equivale a seis polegadas", "BGA de 0.4 mm sempre requer 3+4+3" ou "todas as placas AI requerem Classe 3". Essas decisões pertencem ao modelo de canal divulgado, ao estudo de escape de encapsulamento e aos documentos de aquisição. Orientações gerais de construção estão disponíveis no [link para o documento/documento]. Visão geral da engenharia de PCB de 10 camadas, enquanto o trabalho elétrico detalhado é coberto pelo guia de canais de alta velocidade.

Onde uma placa de circuito impresso de 10 camadas se encaixa na infraestrutura de IA

Dez camadas são mais adequadas quando a placa possui um número limitado de interfaces de alta velocidade, uma região de roteamento compacta e uma arquitetura de energia que não requer muitos planos isolados e amplos. Exemplos incluem placas de gerenciamento e BMC, placas de expansão de aceleradores ou armazenamento com um número controlado de pistas PCIe ou CXL, placas de retimer, placas de breakout para módulos ópticos, dispositivos de expansão de memória CXL, subconjuntos de interface de rede, controladores de ventoinhas e bombas, placas de telemetria e produtos selecionados de controle de energia.

Manter a mesma quantidade de camadas torna-se um problema quando a placa precisa acomodar múltiplos encapsulamentos muito grandes, suportar muitos canais de memória, rotear inúmeras vias de 112 Gb/s ou da emergente classe de 224 Gb/s, suportar vários trilhos de alta corrente ou conectar múltiplas interfaces ópticas e mezzanine de alta densidade. Nesses casos, a área de roteamento e de plano consumida por antipads, campos de vias e ilhas de alimentação pode tornar dez camadas eletricamente frágeis, mesmo quando as trilhas podem ser adaptadas para caber.

A decisão deve comparar pelo menos três arquiteturas: uma placa convencional de dez camadas, uma placa HDI de dez camadas e uma placa convencional com um número maior de camadas. A menor quantidade de camadas não significa automaticamente o menor custo ou a maior confiabilidade. Laminação sequencial, perfuração a laser, preenchimento com cobre e menor rendimento podem compensar o custo de mais duas camadas convencionais.

Classifique o tabuleiro antes de selecionar a pilha de teclas.

A configuração dos componentes deve ser selecionada de acordo com a função da placa no sistema. Uma placa aceleradora, uma placa de memória CXL e um módulo óptico podem ser considerados hardware de IA, mas suas restrições críticas são diferentes.

Conselhos de administração e controle

Essas placas são geralmente dominadas por microcontroladores, dispositivos BMC, sequenciamento de energia, controle de ventiladores ou bombas, interfaces de sensores e redes de velocidade moderada. Uma estrutura de dez camadas rica em planos de referência pode fornecer caminhos de retorno limpos, isolamento entre os circuitos de alimentação e medição, e distribuição de energia suficiente sem a necessidade de usar materiais de baixa perda de alta qualidade em toda a placa.

Dispositivos PCIe e CXL

As conexões PCI Express e CXL compartilham uma base de camada física, mas a revisão e o formato que as regem ainda são importantes. O PCIe 5.0 usa NRZ de 32 GT/s, o PCIe 6.0 usa PAM4 de 64 GT/s e o PCIe 7.0 versão 1.0 foi lançado com PAM4 de 128 GT/s. O CXL 4.0 foi lançado em 2025. Esses fatos estabelecem o contexto de sinalização; eles não fornecem um orçamento universal de perda na placa. A especificação base aplicável, a topologia da placa adicional ou personalizada, o modelo do conector, o posicionamento do retimer e a alocação de pacotes devem ser identificados antes da seleção da construção da placa.

Placas de interconexão de rede e óptica

A norma IEEE 802.3df-2024 padronizou os objetivos e as camadas físicas do Ethernet de 400 Gb/s e 800 Gb/s. Uma placa descrita como "800G" ainda pode usar diferentes contagens de canais, alcances elétricos, conectores e interfaces de módulos ópticos. Nesta revisão, a norma IEEE P802.3dj ainda está em desenvolvimento para operação em 1.6 Tb/s e camadas físicas adicionais para 200/400/800 Gb/s; projetos que utilizam esse trabalho devem especificar o rascunho exato ou a exigência do cliente. Da mesma forma, os projetos da classe OIF 224G distinguem entre alcance extracurto, muito curto, médio e longo, em vez de definir um canal universal na placa de circuito impresso.

Para os três tipos de placa, o fornecedor precisa da definição real do canal de distribuição. Uma etiqueta de marketing como "Gen7", "800G" ou "224G" não é suficiente para liberar um processo de laminação ou furação traseira.

Empacotamento de aceleradores, HBM e a fronteira da placa de circuito impresso

A memória de alta largura de banda usada pelos aceleradores modernos normalmente é integrada ao processador por meio de um encapsulamento avançado, interposer ou substrato em nível de encapsulamento. Portanto, a interface HBM geralmente não é roteada como um barramento diferencial convencional na placa de circuito impresso do servidor. A placa transporta a alimentação externa, as interfaces PCIe/CXL, de comunicação chip-a-chip, de gerenciamento, de clock e de serviço do encapsulamento do acelerador. Tratar as vias HBM como trilhas de microfita comuns em uma placa de circuito impresso é um erro fundamental de arquitetura.

O limite do encapsulamento altera o problema da placa de circuito impresso de duas maneiras. Primeiro, a placa pode não conter a interface HBM ultralarga, mas ainda precisa suportar uma alta densidade de conexões BGA e uma rede de alimentação de alta corrente. Segundo, a geometria do encapsulamento, do soquete ou da área de contato e o posicionamento do desacoplamento podem dominar a contagem de camadas, mesmo quando o número de vias externas de alta velocidade é modesto.

Informações do pacote necessárias para o planejamento do conselho

• mapa da bola, inclinação, diâmetro do terreno e padrão de despovoamento;
• Distribuição de potência e bola no chão por trilho;
• localização das pistas externas de alta velocidade e padrão de bola de referência;
• zonas de desacoplamento permitidas, via-in-pad e na parte traseira;
• Dispositivos de retenção mecânicos, reforços, dissipadores de calor ou montagem de placa fria;
• Pacotes e modelos de separação para simulação de canal;
• perfil de montagem e requisitos de coplanaridade.

Um projeto de dez camadas deve ser rejeitado precocemente se o estudo de escape do BGA consumir os planos de referência, fragmentar a distribuição de energia ou exigir mais níveis de acúmulo do que o plano de qualificação pode suportar. Guia de engenharia HDI de 10 camadas Explica por que a altura do som sozinha não pode determinar 1+8+1, 2+6+2 ou 3+4+3.

PCIe, CXL e Engenharia de Canal Ethernet

A viabilidade em alta velocidade deve ser estabelecida a partir de todo o canal: desconexão do pacote, transição via, linha roteada, lançamento do conector ou cabo, retemporizador (se presente) e pacote do receptor. A seleção de materiais é apenas uma das variáveis.

A perfuração reversa deve ser especificada quando o stub não utilizado extraído violar o requisito do canal e uma solução de via cega não for preferível. A nota deve definir o lado da perfuração, a camada alvo, o stub residual máximo, o diâmetro da ferramenta, a quebra permitida e o método de verificação. Uma exigência fixa de "3 milésimos de polegada no máximo" não é apropriada para todas as espessuras de painel e janelas de registro.

Da mesma forma, o pareamento diferencial e o espaçamento entre faixas devem ser definidos pela implementação e pelo modelo de canal vigentes. Regras como +/-1 mil entre pares ou espaçamento de 10W não são indicadores universais de conformidade. guia de rotas Explica como converter requisitos de temporização, interferência e transição em restrições de layout.

Decisões sobre empilhamento, materiais e cobre

Uma configuração prática de infraestrutura de IA de dez camadas geralmente prioriza planos de referência em detrimento do número máximo de camadas de sinal. Uma arquitetura com quatro sinais, quatro terras e duas fontes de alimentação pode fornecer duas camadas externas de microfita e duas camadas de stripline bem referenciadas, mantendo uma ampla distribuição de energia. Arranjos com seis sinais e quatro planos oferecem maior capacidade de roteamento, mas podem criar camadas de sinal adjacentes ou área de plano inadequada; eles devem ser usados ​​somente quando o plano de retorno e a diafonia os suportarem.

O material de baixa perda deve ser colocado onde o modelo de canal indicar a necessidade. Uma construção híbrida pode utilizar um sistema de núcleo e ligação de baixa perda em torno de camadas selecionadas de stripline de alta velocidade, enquanto outro sistema compatível é utilizado em outras áreas. A construção híbrida ainda deve atender aos requisitos de ligação, perfuração, movimentação dimensional, adesão do cobre e ciclo térmico. Duas famílias de laminados na mesma classe de perda de mercado não são automaticamente intercambiáveis.

Entradas para liberação de materiais

• Grau exato aprovado ou lista de materiais aprovados;
• Construção com núcleo e pré-impregnado, teor de resina e estilo de fibra de vidro;
• Perfil de cobre utilizado no modelo de perda de inserção;
• Projeto da fonte Dk e Df, método e faixa de frequência;
• autoridade de substituição e via de requalificação;
• histórico térmico desde a laminação sequencial, passando pelo enchimento, acabamento e montagem;
• disponibilidade, quantidade mínima de compra e restrições de fornecimento a longo prazo.

O Guia de materiais de 10 camadas Este documento aborda esses controles em detalhes. A impedância controlada deve ser recalculada com base na construção de produção proposta, e não copiada de uma tabela genérica de 5 mil/50 Ω.

HDI, BGA Escape e Arquitetura de Vias

A interconexão de alta definição (HDI) se justifica quando cria acesso de roteamento ou desempenho elétrico que um campo de vias convencional não consegue fornecer. O mapeamento dos pinos do encapsulamento, o número de linhas, a demanda de alimentação por vias e as camadas de sinal disponíveis são mais importantes do que o espaçamento entre os pinos em si.

Para circuitos integrados de aceleradores, temporizadores e interruptores, a técnica de via-in-pad pode ser usada para recuperar canais de breakout. O desenho de fabricação deve distinguir microvias preenchidas com cobre, preenchimento não condutor, plugue de resina, planarização e tampa de cobre. Microvias empilhadas exigem evidências de confiabilidade específicas para cada estrutura, pois a interface entre as vias preenchidas e os terminais de contato pode se tornar um ponto de fadiga sob exposição térmica repetida.

A tecnologia HDI (interface de alta definição) com qualquer camada ou com múltiplas camadas não deve ser escolhida simplesmente por estar disponível. Cada nível de construção adiciona etapas como impressão, laminação, perfuração a laser, metalização e, frequentemente, preenchimento/planarização com cobre. O projeto deve comparar uma placa convencional com mais camadas a uma placa HDI complexa de dez camadas, considerando roteamento, rendimento, confiabilidade e custo, e não apenas a contagem nominal de camadas.

Verificações de liberação HDI

• Mostre todos os vãos cegos, enterrados, com salto e com passagem na tabela de perfuração;
• Identificar relações empilhadas e escalonadas por camada;
• Confirmar o diâmetro da microvia, a espessura do dielétrico e a área de captura como uma única janela de processo;
• Definir os requisitos de preenchimento, cobertura, reentrância e superfície de montagem;
• Especificar as especificações do produto, a classe, o cupom de qualificação e os requisitos de aceitação do lote;
• Não invoque a norma IPC-6016 como padrão de aceitação HDI atual; utilize a especificação de produto e a revisão de aquisição vigentes aplicáveis.

Rede de distribuição de energia e distribuição de corrente

A alimentação do acelerador não pode ser projetada apenas com base na corrente nominal. A rede de distribuição de energia (PDN) da placa deve atender aos requisitos de queda de tensão CC, impedância transiente, posicionamento do conversor, entrada do encapsulamento, limites de conectores ou barramentos, elevação da temperatura do cobre e restrições mecânicas. A corrente pode ser fornecida por meio de contatos de borda, conectores de alta corrente, barramentos, módulos de alimentação vertical ou reguladores locais; cada arquitetura utiliza a placa de circuito impresso (PCB) de maneira diferente.

A relação alvo-impedância Z_alvo = ΔV / ΔI Este documento é um ponto de partida, não uma especificação completa da rede de distribuição de energia (PDN). O espectro transiente relevante, o circuito de controle do regulador de tensão, a capacitância do encapsulamento e a queda de tensão permitida devem ser definidos. Acima da faixa de frequência em que os capacitores montados na placa ainda são eficazes, as estruturas do encapsulamento e do chip predominam.

Questões de corrente contínua (CC) e corrente alternada (CA) que afetam a fabricação.

• Quais trilhos exigem planos largos, cobre espesso, incrustação de cobre ou condutores externos?
• Qual é a espessura mínima da folha de cobre acabada, em vez do peso nominal da folha?
• Qual a área da superfície plana perdida devido a antipads, ranhuras, recortes térmicos e componentes de montagem?
• Onde pode ser colocado o desacoplamento na parte traseira e são necessários furos de passagem preenchidos nas áreas de contato dos componentes?
• Quais são as quedas de tensão e elevações de temperatura permitidas na pior condição de corrente e temperatura ambiente?
• A placa precisa de estruturas de detecção de corrente, shunts calibrados ou roteamento Kelvin?

A norma IPC-2152 fornece orientações sobre capacidade de condução de corrente e comportamento térmico, mas não reduz um plano complexo ou um campo de vias a um limite universal de densidade de corrente. Utilize simulações ou dados de testes validados para placas aceleradoras de alta corrente. Em alguns produtos, uma barra de distribuição, um leadframe ou um módulo de potência são mais apropriados do que forçar centenas de amperes através de planos de PCB comuns.

Integração Térmica e Mecânica

A placa de circuito impresso (PCB) é um elemento do caminho térmico. Componentes de alta potência geralmente dissipam a maior parte do calor através da tampa, dissipador de calor ou placa fria líquida, em vez de através da placa. Planos de cobre e vias podem espalhar o calor localmente e reduzir as perdas elétricas, mas um simples cálculo da quantidade de vias não comprova o desempenho térmico do componente.

A carga mecânica pode ser tão importante quanto a condutividade térmica. Componentes grandes, reforços, placas frias e gaiolas de conectores criam momentos de flexão que podem tensionar juntas de solda e microvias. O desenho da placa deve definir a espessura, a planicidade, as áreas de exclusão, as tolerâncias dos furos de montagem e qualquer espessura local controlada. A análise da montagem deve considerar a deformação durante o processo de refluxo e a temperatura de serviço.

Entradas de liberação térmica/mecânica

• Pacote de potência e interface térmica aprovada;
• fixação do dissipador de calor ou da placa fria e carga de aperto;
• componentes e vias de exclusão sob hardware mecânico;
• suporte da placa, reforço e restrições do chassi;
• curvatura/torção permitida e coplanaridade local;
• Faixa de temperatura e ciclos térmicos esperados;
• CTE do material e simetria de pilha híbrida.

O cobre espesso altera a geometria da gravação, o preenchimento da resina e o comportamento da laminação. Moedas e incrustações de cobre são construções especiais que exigem dimensões explícitas, método de colagem, planicidade e critérios de inspeção; não devem ser apresentadas como opções padrão em todas as placas de IA.

Confiabilidade, Teste e Rastreabilidade

O uso em data centers não implica automaticamente em Classe 3 do IPC, e um produto comercial de IA não herda automaticamente a certificação automotiva, médica ou aeroespacial apenas por causa da palavra "IA". A classe de desempenho e o sistema de qualidade aplicáveis ​​são definidos com base no risco do produto, nos requisitos do cliente e na documentação de aquisição.

Para placas rígidas, a norma IPC-6012 é normalmente a família de desempenho de produto relevante; placas rígidas-flexíveis utilizam a norma IPC-6013, e construções de alta frequência podem exigir a norma IPC-6018, quando aplicável. A norma IPC-A-600 fornece interpretação visual, mas não substitui a especificação do produto. A revisão, a classe, os adendos e as exceções do cliente devem ser indicados no pedido.

As evidências de confiabilidade podem incluir microseções submetidas a estresse térmico, testes de estresse de interconexões, HATS (teste de estresse térmico de alta resolução), ciclos térmicos, simulação de refluxo, testes CAF (teste de fluxo atmosférico frio), cupons de perda de inserção ou qualificação ambiental em nível de produto. Esses métodos respondem a perguntas diferentes. Os métodos de teste de componentes JEDEC não definem automaticamente a aceitação de lotes de placas nuas, e o IST (teste de estresse térmico de alta resolução) não é simplesmente um ciclo de câmara de −40 °C a +125 °C.

Registros geralmente considerados para programas de alto risco

• Certificado de conformidade e confirmação de teste elétrico;
• Rastreabilidade de lotes e materiais/empilhamentos liberados;
• Resultados TDR para cupons de impedância especificados;
• Resultados de microsecção para as estruturas e o plano de amostragem solicitados;
• verificação de profundidade controlada ou perfuração reversa, quando necessário;
• Relatórios de primeiro artigo ou de qualificação para novas estruturas do IDH;
• Serialização e rastreabilidade do processo quando exigido contratualmente.

Nem todas as remessas precisam de todos os relatórios. O orçamento deve especificar os relatórios padrão, os relatórios opcionais, os testes destrutivos e os trabalhos de qualificação que exigem cupons específicos ou painéis adicionais.

Pacote de Autorização de Fabricação e Orçamento

Não é possível gerar um orçamento útil apenas com base em uma simples descrição como “placa de servidor de IA de 10 camadas”. O fornecedor precisa de informações suficientes para distinguir uma placa de gerenciamento de um retimer de alta velocidade ou de uma placa aceleradora, e para identificar onde o risco do processo está concentrado.

A resposta do DFM deve apresentar a configuração de produção proposta, a geometria de impedância final, as exceções identificadas, as premissas de processo especiais e os itens de aprovação. Uma cotação que substitui materiais sem justificativa, altera a arquitetura de vias ou remove um relatório obrigatório não é tecnicamente equivalente.

Submeta um PCB de infraestrutura de IA para revisão de engenharia.