DDR5, PCIe ve Çapraz Etkileşim için 10 Katmanlı PCB Yönlendirme Kuralları

On katmanlı bir PCB için yönlendirme kuralları, katman yapısından, cihaz tasarım kılavuzlarından ve kanal analizinden türetilmelidir. Bunlar, genel bir mil değerleri tablosundan kopyalanmamalıdır. Eşit fiziksel uzunluk her zaman eşit elektriksel gecikme anlamına gelmez, "5W kuralı" çapraz konuşma garantisi değildir ve bir protokol nesli otomatik olarak bir laminat veya sabit bir artık via ucu belirlemez.

Bu kılavuzun amacı, elektriksel gereksinimleri, imalat boyunca geçerliliğini koruyan yerleşim kısıtlamalarına dönüştürmektir. Dönüş yolları, bağlantılı yönlendirme, bellek zamanlaması, seri bağlantı geçişleri, çapraz konuşma ve DFM'ye geçiş konularına odaklanmaktadır. Nihai genişlikler ve boşluklar, yayınlanan verilerden elde edilir. empedans modeli.

Yönlendirmeye başlamadan önce elektrik kurallarını kesinleştirin.

Yönlendirme, geçici dielektrik kalınlıklarıyla başlamamalı ve üreticiden "katman yapısını uyacak şekilde ayarlamasını" istemekle bitmemelidir. Katman yapısının değiştirilmesi genişliği, çift aralığını, yayılım gecikmesini, referans atamasını ve bazen de katman kapasitesini değiştirir. Temel paket, katman yapısı revizyonunu, malzeme yapısını, bakırı, kontrollü yapıları, cihaza özgü zamanlama kurallarını ve kritik kanallar için kullanılan elektriksel modelleri tanımlamalıdır.

Bir kural hiyerarşisi kullanın. Cihaz veya form faktörüne özgü gereksinimler, genel şirket kurallarını geçersiz kılar; simüle edilmiş bir istisna belgelenmelidir; ve imalat minimumları, tercih edilen yönlendirme boyutları değil, sınırlardır.

Katman Ataması ve Geri Dönüş Yolu Sürekliliği

Her yüksek hızlı hat, sürekli bir referans iletkenine ihtiyaç duyar. Sinyal bütünlüğüne odaklı yaygın on katmanlı bir düzende, dış sinyaller bitişik topraklama düzlemlerini referans alır ve seçilen iç sinyaller iki topraklama düzlemi arasına yerleştirilir. Bu düzenleme faydalıdır çünkü geri dönüş akımı sinyale yakın kalabilir. Diğer düzenler de çalışabilir, ancak yerleşim kuralları gerçek referanslarını yansıtmalıdır.

Referans ayrım noktası üzerinden yönlendirme yapmayın.

Bir iz, referans düzlemindeki bir boşluğu veya yarığı geçtiğinde, geri dönüş akımı açıklığın etrafından dolanarak döngü alanını artırır ve diğer yapılara bağlanır. İzi sürekli bir referansa sahip bir katmana taşımak, genellikle yerleşimden sonra bir kapasitör eklemekten daha iyidir. Bir güç düzlemi kasıtlı olarak yüksek frekanslı bir referans olarak kullanılıyorsa, ilgili topraklama alanına bağlantısı tasarımın bir parçası olmalıdır.

Katman değişiklikleri bir geri dönüş geçişi gerektirir.

Bir sinyal, katmanlar arasında ileri akımı hareket ettirir; geri dönüş akımının da eski ve yeni referanslar arasında bir yola ihtiyacı vardır. Topraklama-topraklama geçişlerinde genellikle yakındaki birleştirme viasları kullanılır. Güç-topraklama geçişlerinde, geri dönüş döngüsünün ilgili spektrumda kabul edilebilir derecede küçük olması için yerleştirilmiş bir ayırma yapısına ihtiyaç duyulabilir. "50 mil içinde bir topraklama vias" bir sezgisel yaklaşımdır, evrensel bir kural değildir.

Bitişik sinyal katmanları

Dik açılı yönlendirme, bitişik sinyal katmanları arasındaki geniş açılı bağlantıyı azaltabilir, ancak doğası gereği zayıf bir katman düzenini zararsız hale getirmez. İki sinyal katmanı arasında düzlem bulunmadığı durumlarda, örtüşmeyi sınırlayın, ayrımı artırın ve bu çifti daha az hassas ağlar için ayırın. Kritik seri bağlantılar için, düzlemle ayrılmış yönlendirme tercih edilir.

Diferansiyel Çiftler: Geometri, Çarpıklık ve Geçişler

Diferansiyel bir çift, tutarlı bir elektromanyetik ortamı korumalıdır. Genişlik, çift aralığı, referans mesafesi ve yakındaki bakır, empedans hesaplaması için kullanılan yapı içinde kalmalıdır. Pedlerdeki kısa daralmalar kaçınılmaz olabilir, ancak bunlar modellenmeli veya doğrulanmış bir ayak izi içinde tutulmalıdır.

Çift içi sapma elektriksel bir niceliktir.

İzin verilen zaman sapmasını, yönlendirilen katmandaki gerçek yayılma gecikmesini kullanarak uzunluğa dönüştürün. Katman değiştiren bir çift, iki iz farklı cam örneklerini kullanıyorsa, farklı geçiş geometrisi kullanıyorsa veya farklı referans geçişleriyle karşılaşıyorsa, eşit fiziksel uzunluğa ancak eşit olmayan gecikmeye sahip olabilir. Çok yüksek hızlı bağlantılar için, yalnızca PCB aracının merkez hattı uzunluğuna güvenmek yerine gecikmeyi ve mod dönüşümünü çıkarın.

İki geçişi simetrik tutun.

Mümkün olduğunca, pedler, antipedler, referans geçişleri ve bağlantı noktaları üzerinden sinyal iletimi ayna simetrisine sahip olmalıdır. Bir izi düzlem boşluğuna, montaj deliğine veya konektör kalkanı özelliğine daha yakın yerleştirmekten kaçının. Arayüz tarafından polarite ters çevrilmesine izin veriliyorsa, görsel yönlendirmeyi korumak için uzun bir çapraz bağlantı eklemek yerine bunu bilinçli olarak kullanın.

Çiftler arası eşleştirme otomatik olarak gerekli değildir.

Birçok seri alıcı, şeritleri eğik hale getirir; bu nedenle tüm PCIe veya SerDes çiftlerini aynı fiziksel uzunluğa zorlamak gereksiz kayıplara ve sapmalara neden olabilir. Şeritler arası eğiklik gereksinimini takip edin, ancak düşük kayıp, temiz dönüş yolları ve minimum geçişlere öncelik verin. Çift içi eğiklik, genellikle birbiriyle ilgisiz şeritleri eşleştirmekten daha kritiktir.

DDR5 ve Diğer Paralel Bellek Arayüzleri

DDR5 kısıtlamaları, kontrolcü paketine, DRAM organizasyonuna, modül veya alt topolojiye, hız aralığına, yükleme ve sonlandırmaya bağlıdır. Doğru kaynak, simülasyon modelleriyle desteklenen kontrolcü ve bellek üreticisinin tasarım kılavuzudur. "DQ +/- 5 mil içinde eşleşmelidir" gibi genel bir ifade, belirli bir platform için gereksiz yere sıkı veya güvensiz olabilir.

Kuralları fonksiyona göre gruplandırın

DQ/DMI için DQS, diferansiyel saat, komut/adres/kontrol ve modüle özgü sinyallere göre ayrı gruplar tanımlayın. Fiziksel uzunluk farklı katmanlarda farklı şekilde dönüştürüldüğü için, mümkün olduğunca pikosaniye cinsinden gecikme kısıtlamaları kullanın. Yerleşim aracı daha sonra tek bir yayılım sabiti varsaymak yerine katmana özgü gecikme uygulayabilir.

Topoloji önemlidir

Modül tabanlı tasarımlarda komut/adres ve saat sinyalleri fly-by topolojisi kullanabilirken, veri sinyalleri bir bayt şeridi içinde kaynak senkronize noktadan noktaya bağlantılardır. Aşağı yönlü tasarımlar, kayıtlı modüller ve tamponlu modüller farklı yükleme ve yönlendirme yöntemleri sunar. Platform dokümantasyonu olmadan bir DIMM topolojisini lehimlenmiş bir tasarıma kopyalamayın.

Referans ve güç bütünlüğü

Bellek zamanlaması, referans düzlemi gürültüsü ve güç dağılımının yanı sıra iz uzunluğundan da etkilenir. Bayt şeritlerini kararlı bir referans ortamında tutun, uygun VREF ve VDDQ işlemlerini uygulayın ve düzlem açıklıklarının üzerine ayar yapıları yerleştirmekten kaçının. Platform marjı sınırlı olduğunda eş zamanlı anahtarlama ve sonlandırma davranışını simüle edin.

PCIe ve Yüksek Hızlı Seri Bağlantılar

PCIe Gen5 ve sonrasında, yol kalitesi frekansa bağlı kayıplar, konektör ve geçiş süreksizlikleri, çapraz konuşma ve mod dönüşümü gibi faktörlerden etkilenir. Bu nedenle, bir yerleşim kuralı kümesi hedef empedanstan daha fazlasını içermelidir.

PCIe 6.0, PCIe 5.0 NRZ ile aynı 16 GHz Nyquist frekansına sahip 64 GT/s hızında PAM4 kullanır, ancak "iki kat daha fazla bit içeren aynı kanal" değildir. Uyumluluk, gürültü ve FEC bağlamı farklıdır. 128 GT/s hızındaki PCIe 7.0, Nyquist frekansını 32 GHz'e çıkarır ve geçiş çıkarımını ve üretim korelasyonunu daha zorlu hale getirir.

Çapraz Etkileşim, Aralık ve Referans Düzlemi Gürültüsü

Sıklıkla alıntılanan 3W veya 5W kuralı geometrik bir sezgisel yöntemdir. Çapraz etkileşim ayrıca dielektrik yüksekliğine, paralel uzunluğa, saldırgan yükselme süresine, referans yapısına ve hatların kenardan mı yoksa geniş taraftan mı bağlandığına bağlıdır. İnce bir dielektrikte, daha küçük bir aralık bile hedefi karşılayabilir; bitişik referanssız sinyal katmanlarında, büyük bir aralık bile yetersiz olabilir.

Arayüze uygun bir çapraz etkileşim hedefi belirleyin ve bu hedefi aralığa dönüştürmek için çıkarma veya doğrulanmış bir geometri tablosu kullanın. Tam kurban uzunluğunu ve eş zamanlı saldırganları göz önünde bulundurun. Saat, flaş ve yüksek salınımlı tek uçlu ağlar, ilgisiz yavaş kontrollerden daha fazla izolasyona ihtiyaç duyabilir.

Düzlem gürültüsü, izler arası mesafe geniş olsa bile referans yapısı üzerinden iletilebilir. Yüksek akım anahtarlama döngülerini kompakt tutun, uygun düzlem çiftleri ve ayırma kullanın ve hassas izlerin parçalanmış güç adalarına referans vermesini önleyin. Yoğun işlemcilerde ve hızlandırıcı kartlarda çapraz etkileşim ve güç bütünlüğü birlikte incelenmelidir.

Yeni bir süreksizlik yaratmadan uzunluk ayarlaması

Kıvrımlar gecikmeye neden olur, ancak birbirine yakın yerleştirilmiş segmentler birbirine bağlanır ve merkez hattı uzunluklarının önerdiğinden daha az gecikme sağlar. Ayrıca kayıpları artırır ve yerel empedans varyasyonuna neden olurlar. Bitişik akort segmentleri arasında mümkün olan en geniş aralığı kullanın, dönüş sayısını en aza indirin ve akortu, çıkışları veya referans sürekliliğini bozmayacak şekilde dağıtın.

Ayarlamanın kaynağa veya alıcıya yakın olması gerektiğine dair evrensel bir kural yoktur. Yerleştirme, topolojiye ve eşleşmenin amacına bağlıdır. Kaynak-senkron bir veri yolu için, tanımlanmış grup içinde ayarlama yapın ve topolojiyi koruyun. Diferansiyel bir çift için, uzun bir bağlantısız bölüm oluşturmayan kompakt, simetrik bir özellik ile sapmayı düzeltin.

Yuvarlak köşeler otomatik olarak gerekli değildir ve tek bir 90 derecelik büküm her geometride %15'lik bir yansıma anlamına gelmez. Üretilebilirlik, çift simetrisi ve tutarlı aralık için 45 derecelik veya kavisli yönlendirme kullanın, ancak mühendislik çalışmalarını pedler, geçiş delikleri, konektörler ve referans düzlemi kırılmaları gibi daha büyük süreksizliklere odaklayın.

BGA Çıkışı, Vialar ve Üretilebilirlik

BGA aralığı tek başına HDI'nin gerekli olup olmadığını belirlemez. Ped çapı, lehim maskesi stratejisi, sıra sayısı, pin haritası, mevcut yönlendirme katmanları ve çıkış yönü de önemlidir. Bazı 0.5 mm aralıklı cihazlar, dikkatlice tasarlanmış bir geçiş yolu veya sınırlı kör geçiş yolu yaklaşımı kullanabilir; diğerleri ise ped içi geçiş yolu ve çoklu biriktirme katmanları gerektirir. Sadece aralık tablosuna bakmak yerine, gerçek paket fanout'unu inceleyin.

Via-in-pad, via'nın bakır dolgulu mu, reçine dolgulu ve kapaklı mı yoksa başka bir nitelikli işlemle mi işlendiğini belirtmelidir. Üst üste dizilmiş mikrovia'lar için, yapım sırası ve güvenilirlik planı üzerinde anlaşmaya varılmalıdır. İnsani Gelişme Endeksi rehberi Yapı seçimini kapsar; yerleşim planı, tedarikçinin kayıt yeteneğiyle uyumlu yakalama alanları, engelleyici alanlar ve yasak bölgeler içermelidir.

Kaçış yönlendirmesi aynı zamanda referans sürekliliğini de korumalıdır. Yoğun antipad alanları, bir paketin altındaki düzlemsel bakırın çok fazla kısmını ortadan kaldırabilir, bu nedenle güç ve topraklama çıkışları elektromanyetik bir yapı olarak incelenmelidir. Daha fazla topraklama vias eklemek, aşırı büyük boşluklara neden oluyorsa veya yönlendirmeyi engelliyorsa her zaman faydalı değildir.

Ön Üretim Yönlendirme İncelemesi

Bir DFM incelemesi, elektriksel kısıtlamaları sessizce yeniden yazmamalıdır. CAM bir genişlik, pad, antipad veya katmanlama değişikliği önerdiğinde, değişiklik empedans veya kanal modeliyle karşılaştırılmalı ve belgelenmelidir. Son yerleşim planı, imalat çizimi ve netlist ile birlikte şu şekilde gönderilmelidir: DFM inceleme süreci.

Konnektör Başlatmaları, Kart Sınırları ve Test Yapıları

Konnektör çıkışları genellikle sıradan bükülmelerden daha büyük süreksizliklerdir. Sinyal pedi, antipad, topraklama pimi düzeni, düzlem kesimleri ve yönlendirilmiş çifte geçişi tek bir yapı olarak inceleyin. Üretici referans ayak izleri bir başlangıç ​​noktasıdır, garanti değildir, çünkü kart kalınlığı, katman ataması ve üretim boyutları farklılık gösterebilir. En yüksek hızlı konnektörler için, üretici modelini kullanın ve yerel PCB çıkışını çıkarın.

Devre kartı kenarlarında, hassas bir yolun altında ani referans düzlemi sonlandırmasından kaçının. Kart kenarı kontakları, koaksiyel çıkışlar ve ara katman konektörleri, arayüze özgü çitler veya yerel katman geçişleri yoluyla topraklama şekillendirmesi gerektirebilir. Mekanik engelleyicileri, kaplama çubuklarını ve kırılabilir tırnakları, modelde yer almadıkları sürece elektriksel referans bölgesinin dışında tutun.

Tasarım test erişimi, sahte nesneler oluşturmadan gerçekleştirilir.

Sıradan prob pedleri ve dallanmış test noktaları kapasitans veya sonlandırılmamış bir uç ekleyebilir. Onaylanmış bir test kuponu, konektör erişimi, çıkarılabilir bileşen seçeneği veya ana iletim yoluna entegre edilmiş bir ped kullanın. Devre içi test gereksinimlerini, yerleşim tamamlanmadan önce sinyal bütünlüğü ile koordine edin; kalifikasyondan sonra bir test dalını silmek de kanalı değiştirebilir.

Kasıtlı istisnaları belgeleyin.

Yoğun yerleşim düzenleri bazen yerel genişlik değişikliği, referans geçişi veya aralık ihlali gerektirebilir. Konumu, nedeni ve simülasyon veya tedarikçi onayını kaydedin. Belgelenmiş bir istisna, kuralı genel olarak gevşetmekten veya gelecekteki bir DFM mühendisinin tasarım amacını çıkarmasına güvenmekten daha güvenlidir.

Saat, Analog ve Güç Yönlendirme Sınırları

Her önemli ağ diferansiyel seri bağlantı değildir. Referans saatler, sıfırlama sinyalleri, analog sensör yolları ve anahtarlamalı güç düğümleri parazit oluşturabilir veya parazit alabilir. Ağları yalnızca nominal frekansa göre değil, kenar hızı, gürültü hassasiyeti ve akım döngüsüne göre sınıflandırın. Hızlı kenara sahip düşük frekanslı bir saat, daha yüksek frekanslı bir sinüs dalgasına göre daha fazla özen gerektirebilir.

Referans saatleri

Yönlendirme referans saatlerini sürekli bir düzlem üzerinden yönlendirin, gereksiz test uçlarından kaçının ve bunları anahtarlama düğümlerinden izole edin. Gerekli topoloji (noktadan noktaya, dağıtım tamponu veya başka bir dağıtım yöntemi) saat kaynağı ve alıcı özelliklerinden gelir. Yıldız veya papatya zinciri evrensel olarak doğru değildir. Birden fazla alıcı çalıştırıldığında, yükleme ve sonlandırma işlemlerini simüle edin.

Analog ve dönüştürücü arayüzleri

Küçük analog döngüleri kompakt tutun ve bunları agresif dijital dönüş akımlarından ayırın. Topraklama düzlemini bölmek otomatik olarak faydalı değildir; dikkatli bir yerleşimle sürekli bir düzlem genellikle daha düşük empedanslı bir dönüş sağlar. Analog ve dijital alanların kontrollü bir noktada birleşmesi gerekiyorsa, sinyallerin oluşan boşluğu geçmemesini ve bağlantı stratejisinin dönüştürücü üreticisinin yönergelerine uygun olmasını sağlayın.

Anahtarlamalı güç bölgeleri

Anahtarlama düğümü, kapı sürücü döngüsü ve yüksek di/dt akım yolları fiziksel dışlama bölgelerini hak etmektedir. Yüksek hızlı çiftleri indüktörlerin, transformatörlerin veya anahtarlama düğümü bakırının altından geçirmeyin. Düzlem boşlukları ve yasak bölgeler, dönüş yolu incelemesine yansıtılmalıdır. Akım taşıma genişliği ve termal performans, evrensel bir akım yoğunluğu numarası yerine IPC-2152 yöntemleri veya doğrulanmış simülasyon ile değerlendirilmelidir.

Bu bölgeleri yerleşim kısıtlamalarına belgeleyin, böylece DFM bakır eklemeleri, hırsızlık veya panel özellikleri hassas bir alana istemeden girmesin.

Yönlendirme Kuralı Onayı

Son yönlendirme incelemesi, genel bir mil değerleri kontrol listesiyle değil, yayınlanan katman düzeni ve cihaza özgü kısıtlamalarla yerleşim düzenini karşılaştırmalıdır. Kritik gruplar, bu etkilerin önemli olduğu durumlarda, çıkarılan gecikme, kayıp ve geçiş modelleri kullanılarak kontrol edilmelidir.

• Her kritik rotanın sürekli bir referans üzerinden devam ettiğini ve katman değişikliklerinin bir dönüş akımı yolu sağladığını doğrulayın.
• Diferansiyel geometriyi yalnızca düz hatlarda değil, daralmalar, pedler, geçiş delikleri, konektörler ve test yapıları aracılığıyla da kontrol edin.
• Denetleyici ve bellek dokümantasyonunu kullanarak bayt şeridi, komut/adres grubu ve topolojiye göre bellek zamanlamasını uygulayın.
• Evrensel bir aralık çarpanı yerine gecikme ve çapraz etkileşim analizine dayalı olarak kıvrımları ve paralelliği sınırlandırın.
• BGA dağıtımını, halka şeklindeki halkaları, anti-pedleri ve via açıklıklarını tedarikçinin onaylı kapasitesiyle karşılaştırarak doğrulayın.
• Son halini almış çizimleri, netlisti, delme/yönlendirme verilerini, katman düzeni revizyonunu, empedans tablosunu ve kontrollü derinlik çizimini tek bir revizyon kontrollü paket halinde teslim edin.

Yerleşim kuralları, elektriksel amacı ve kaynağını açıkça belirtmelidir. Bu, istisnaların incelenebilir olmasını sağlar ve bir üretim değişikliğinin, belirlenen yönlendirme kısıtlamalarını sessizce geçersiz kılmasını önler.

Yönlendirme İstisnalarını Yönetme

Yoğun yerleşim düzenleri, tercih edilen kurallara istisnalar getirmeyi kaçınılmaz kılar. Amaç, her daralmayı, katman geçişini veya yerel boşluk azaltımını yasaklamak değil; hangi istisnaların elektriksel olarak önemli olduğunu belirlemek ve bunları doğru modelle incelemektir.

İstisnalar ağlara, bölgelere veya sınıflara eklenmeli ve tasarım inceleme kaydıyla birlikte saklanmalıdır. "Aralık kabul edilebilir" gibi genel bir sözlü onay, ECO veya tedarikçi transferi sırasında tekrarlanamaz. Aynı prensip, cihaz-satıcı referans düzenleri için de geçerlidir: elektriksel amacı koruyun, ancak boyutları yayınlanan kart yığınına göre yeniden doğrulayın.

İnceleme kaydında, kritik istisnalar için kullanılan çıkarma veya simülasyon sürümü de belirtilmelidir. Bir ECO bir bileşeni hareket ettirdiğinde, bir katmanı değiştirdiğinde veya bir bağlantı izini değiştirdiğinde, etkilenen istisna, geometriyle artık eşleşmeyen bir onayı devralmak yerine yeniden değerlendirilebilir.