PCB去耦电容放置指南

去耦电容的放置位置不仅仅取决于它与集成电路的距离，更重要的是尽可能减小从电容到电源引脚的电流回路的电感。一个放置在距离集成电路引脚 2 毫米处且过孔设计不佳的电容，其性能可能不如一个放置在距离集成电路引脚 5 毫米处但过孔几何形状经过优化的电容。

🕑 阅读时长：15 分钟 | 级别：高级 | 更新日期：2025 年 5 月 | 系列： PCB电源完整性设计指南

目录

1. 为什么排名比价值选择更重要
2. 安装电感：关键参数
3. 过孔设计用于去耦电容器
4. 焊盘几何形状和占地面积优化
5. IC封装类型的布局规则
6. 电容器值选择和有效频率
7. 常见布局错误及解决方法
8. 常見問題解答

本指南重点介绍去耦电容的放置、过孔设计和焊盘几何形状——这些物理布局决策决定了您的去耦策略是否真正有效。有关更广泛的电源完整性框架（包括 PDN 阻抗目标和平面设计），请参阅主指南。 PCB电源完整性设计指南.

1）为什么排名比价值选择更重要

大多数工程师花费大量时间选择去耦电容器的值，而花在放置位置上的时间却少得多——然而，放置位置才是决定高频有效性的更重要因素。

每个去耦电容器都有一个自谐振频率 (SRF)，该频率由其电容和总有效串联电感 (ESL) 决定。高于 SRF 时，电容器变为感性，不再具有去耦作用。总 ESL 包括：

• ESL套餐： 由体型决定——0201 ≈ 0.2–0.4 nH；0402 ≈ 0.4–0.8 nH；0603 ≈ 0.8–1.5 nH
• 焊盘和走线电感： 根据电容器焊盘和过孔之间的走线长度，电感值为 0.5–2 nH。
• 通过电感： 介质中每毫米过孔长度的电阻为 0.5–1 nH
• 平面扩展电感： 0.1–0.5 nH 的电感来自平面内电流扩散到 IC 电源引脚。

一个100 nF的电容，其基于封装ESL的自谐振频率（SRF）为50 MHz，但在增加1 nH的过孔电感后，其有效自谐振频率仅为20 MHz。通过合理的布局，消除不必要的走线电感，可以恢复到之前的频率范围。

2）安装电感：关键参数

安装电感（L_安装) 是从电容器经过孔到电源层，经电源层到 IC 电源过孔，再经 GND 层到电容器 GND 过孔的电流路径的总回路电感。

安装电感与安装位置的关系

计算通孔安装电感

L_通过 ≈ 5.08 × h × [ln(4h/d) + 1] pH

其中 h 为介质过孔长度（英寸），d 为钻孔直径（英寸）。例如：1.6 毫米厚的电路板，0.3 毫米的钻孔 → L_通过 ≈ 1.1 nH/过孔。

3）去耦电容的过孔设计

实际应用中使用了四种过孔配置，性能从最差到最佳排序如下：

配置 1 — 单过孔，远程放置（避免）

电源和地线各有一个过孔，位于走线末端。走线电感会叠加到过孔电感上，导致大多数 100 nF 电容的有效自谐振频率低于 20 MHz。这仅适用于低频大容量电容。

配置 2 — 通过焊盘旁边（标准）

过孔紧邻每个电容焊盘，焊盘与过孔之间的走线尽可能短。走线电感最小化至 0.1–0.3 nH。这是工作频率高于 50 MHz 的电容可接受的最小值。过孔中心到焊盘边缘的距离不得超过 0.3 mm。

配置 3 — 狗骨过孔（高性能）

每个电容使用两个过孔，每个焊盘一个，过孔位置尽可能靠近焊盘（以 DRC 允许的范围为准），电源过孔和接地过孔分别位于电容本体的两侧。这样可以形成最短的电流回路。对于 0402 封装的电容，有效频率范围为 200–500 MHz。

配置 4 — 通孔式焊盘（最高性能）

过孔直接位于电容焊盘内，消除了所有焊盘到过孔的走线电感。需要填充、封盖和平面化的过孔。会使PCB制造成本增加约15-25%。是1Gbps以上高速电路板的标准配置。请参阅我们的 焊盘内通孔设计与制造指南.

多过孔并联

两个并联的过孔可将有效电感降低至单个过孔的约 60%。三个并联的过孔则约为 45%。对于大电流去耦电容（47 µF 及以上），每个焊盘使用 2-4 个过孔可同时降低电感和热阻。

4）焊盘几何形状和占地面积优化

对于频率高于 100 MHz 的 0402 封装电容器，请将焊盘长度从 IPC 标准 0.8 mm 缩短至 0.5–0.6 mm。这样可以降低有效走线电感 0.1–0.2 nH，同时保持足够的焊接性能。生产前，请务必与您的组装合作伙伴确认任何封装修改。

将功率去耦电容器的焊盘宽度从标准的 0.5 毫米增加到 0.7-0.8 毫米，可以在不增加制造成本的情况下，将电感降低约 15-20%。

在非连接平面上，将间隙孔（防焊盘）的尺寸控制在比钻孔直径大 0.1–0.15 毫米以内。过大的防焊盘会降低有效平面电容，并略微增加扩展电感。

5) 按集成电路封装类型划分的布局规则

BGA封装

BGA 电源焊球位于元件封装内部。对于 1.0 mm 及以上间距的 BGA：将 0201 电容直接放置在 BGA 下方的焊球之间。对于所有间距：将第一排电容放置在距离最近的电源焊球 1-2 mm 的范围内。对于 0.65 mm 及以下的细间距 BGA：在 BGA 导通孔上使用焊盘内过孔，并结合紧邻元件边界的 0201 电容。请参阅我们的 BGA PCB组装指南.

QFN封装

QFN封装底部中心露出电源焊盘。将去耦电容尽可能靠近电源焊盘边缘放置，并通过过孔直接连接到QFN散热焊盘正下方的内部电源层。

通孔电源连接器

将大容量去耦电容（47–470 µF）放置在同一层上，距离连接器引脚 10 mm 以内。将高频去耦电容（100 nF）放置在大容量电容和负载路径之间。

6）电容值选择和有效频率

SRF = 1 / (2π × √(C × L_总)) 其中 L_总 = 封装ESL + 安装电感。

为确保连续覆盖，每个电源轨至少应使用三个不同电容值（以十倍频程为单位）。即使电容值与集成电路 (IC) 的电容值非常接近，单个电容值也会在电源分配网络 (PDN) 阻抗特性中留下明显的频率缺口。

7）常见布局错误及解决方法

8）常见问题解答

去耦电容是否必须与集成电路位于同一层？

是的，如果条件允许的话。反面布局需要电流回路两次穿过整个电路板厚度，这会使有效过孔电感大约翻倍。对于无法避免反面布局的双面组件，应使用焊盘内过孔来最大限度地减少过孔电感的影响。

去耦电容需要离集成电路多近？

重要的是安装电感，而不是物理距离。一个距离引脚 5 毫米、采用焊盘内过孔和 0201 封装的电容，可能比一个距离引脚 1 毫米、通过长走线连接到远程过孔的 0603 封装电容提供更好的去耦效果。对于目标频率高于 100 MHz 的电容：保持过孔到焊盘的距离小于 0.5 毫米，并且电容与 IC 电源引脚的距离在 3 毫米以内。

我可以用一个大电容代替多个小电容吗？

单个大容量电容可以提供良好的低频去耦，但会使电源分配网络 (PDN) 在自谐振频率 (SRF) 以上失去保护。多个电容并联——尤其是不同容量的电容——可以提供更宽的带宽。10 µF + 100 nF + 10 nF 的并联组合所提供的频率带宽大约是单个电容的 100 倍。

去耦电容器应该使用哪种介质？

使用 X7R 或 X5R 介质的 MLCC 进行功率去耦。避免使用 Y5V 介质——其电容在直流偏置下会下降 70%–80%，因此 10 µF 的 Y5V 电容在工作电压下可能仅提供 2–3 µF 的电容值。C0G (NP0) 具有优异的稳定性，但只有小容量规格，主要用于射频滤波。

去耦电容器应该采用散热方式还是直接连接到电源层？

务必使用直接连接。散热片由于其狭窄的辐条几何形状，会增加 0.5–2 nH 的电感，从而显著降低高频性能。散热片仅适用于需要手工焊接或进行在线测试的元件。

有关完整的电源完整性框架（PDN阻抗计算、电源平面设计和SSN控制），请参阅我们的 PCB电源完整性设计指南对于通孔焊盘制造要求， 联系 Highleap Electronics.

有效的去耦电容布局对于维持电源分配网络 (PDN) 的性能和最大限度地降低高频电压纹波至关重要。通过仔细考虑安装电感、过孔几何形状、焊盘设计以及与集成电路 (IC) 电源引脚的距离，工程师可以优化有效自谐振频率，并确保电源轨阻抗的连续覆盖。采用诸如焊盘内过孔或多个并行过孔等先进策略，可以进一步降低回路电感并提高去耦效率，从而支持高速和高密度 PCB 设计。正确执行这些原则对于现代多层板的可靠电源完整性至关重要。