Thiết kế mạch in tốc độ cao 10 lớp cho DDR5 và PCIe

Một bo mạch mười lớp có thể hỗ trợ các liên kết kỹ thuật số đòi hỏi cao, nhưng chỉ số lớp thôi thì chưa đủ để đảm bảo đáp ứng các tiêu chuẩn. Kết quả phụ thuộc vào toàn bộ kênh truyền: gói phát, đường dẫn tín hiệu, lỗ xuyên mạch, đường truyền dẫn định tuyến, giao diện đầu nối hoặc cáp, gói thu và mạch cân bằng. Một bo mạch với lớp phủ cao cấp vẫn có thể bị lỗi do một đoạn lỗ xuyên mạch cộng hưởng hoặc đường dẫn trở về bị đứt; một kênh ngắn hơn trên vật liệu tiết kiệm hơn có thể đạt yêu cầu nếu các mối nối được thiết kế tốt.

Trang này được tổ chức xoay quanh kỹ thuật kênh truyền. Nó phân tách các thông tin giao thức công khai khỏi các giới hạn cụ thể theo hình dạng, trình bày cách phân bổ biên độ suy hao và gián đoạn, và định nghĩa bằng chứng mà nhà sản xuất có thể cung cấp. Thông tin hình học chi tiết thuộc về phần khác. thông số kỹ thuật điều khiển trở khángTrong khi đó, việc thực thi bố cục thuộc về... hướng dẫn định tuyến.

Hãy bắt đầu với kênh, chứ không phải nhãn giao thức.

“Tương thích PCIe Gen6”, “vật liệu 112G” và “PCB 800G” là những mô tả chưa đầy đủ. Một giao thức có thể xuất hiện dưới nhiều hình thức khác nhau với các đầu nối, phạm vi và mặt nạ kênh khác nhau. Cùng một tốc độ dữ liệu có thể được truyền trên một liên kết ngắn giữa các chip, một liên kết giữa bo mạch chủ và card mở rộng hoặc trên một bảng mạch chính với sự phân bổ tổn hao rất khác nhau.

Nhà cung cấp không nên chỉ dựa vào tên vật liệu và số lớp để hứa hẹn hỗ trợ giao diện. Một phản hồi có trách nhiệm phải có điều kiện: cấu trúc được đề xuất có thể được báo giá và xây dựng sau khi các yêu cầu về tổn hao, trở kháng và chuyển tiếp của khách hàng được đáp ứng với cấu trúc lớp đã được công bố.

Tốc độ dữ liệu cho bạn biết điều gì - và không cho bạn biết điều gì.

Tốc độ dữ liệu thiết lập điểm khởi đầu cho phân tích phổ, nhưng điều chế mới là yếu tố quan trọng. PCI Express 5.0 hoạt động ở tốc độ 32 GT/s sử dụng NRZ, cho tần số Nyquist là 16 GHz. PCI Express 6.0 hoạt động ở tốc độ 64 GT/s sử dụng PAM4 và vẫn giữ tần số Nyquist 16 GHz đồng thời bổ sung thêm chức năng FEC và FLIT. Phiên bản PCI Express 7.0 1.0 được phát hành vào năm 2025 với tốc độ 128 GT/s sử dụng PAM4, nâng tần số Nyquist lên 32 GHz. Những thông tin công khai này tự chúng không xác định được mức suy hao tín hiệu trên bo mạch; mà chính đặc tả kiểu dáng bo mạch mới là yếu tố quyết định.

Tần số Nyquist không phải là tần số cao nhất quan trọng. Thời gian tăng, độ nhiễu, cân bằng và các điểm gián đoạn tạo ra độ nhạy trên tần số Nyquist. Đồng thời, việc sử dụng tần số quá cao cho mọi phép tính có thể gây hạn chế quá mức cho mạch. Hãy sử dụng băng thông và mặt nạ trong phương pháp tuân thủ áp dụng.

Xây dựng ngân sách tổn hao chèn và gián đoạn

Ngân sách kênh phải tính đến mọi phần vật lý giữa các mặt phẳng tham chiếu tuân thủ. Ví dụ, tài liệu công khai của PCI-SIG đã chỉ ra ngân sách suy hao chèn kênh tổng cộng là 36 dB ở tần số 16 GHz cho kênh PCIe 5.0 CEM. Con số đó thuộc về kênh được xác định đó và không nên được khái quát hóa cho mọi cấu trúc liên kết 32 GT/s. Nhà thiết kế bo mạch phải trừ đi các phân bổ cho gói, đầu nối, card mở rộng hoặc bo mạch chủ áp dụng cho việc triển khai trước khi quyết định mức suy hao đường dẫn khả dụng.

Mức suy hao không phải là một hằng số dB/inch duy nhất.

Suy hao đường dẫn thay đổi theo tần số, độ rộng đường dẫn, độ dày chất điện môi, cấu hình đồng, cấu trúc thủy tinh và liệu đường dẫn là vi dải hay dải dẫn. Giá trị Df trong bảng dữ liệu không thể chuyển đổi thành phạm vi hoạt động phổ quát. Suy hao tại đầu nối và lỗ xuyên cũng phụ thuộc vào tần số, và hiện tượng cộng hưởng của đoạn mạch nhánh có thể tạo ra một vết lõm sâu hẹp gây hại hơn so với suy hao trung bình đồng đều.

Tổn thất phản xạ và nhiễu xuyên kênh cũng làm giảm lợi nhuận.

Một liên kết có thể đáp ứng được mức suy hao chèn nhưng vẫn bị lỗi do sự gián đoạn trở kháng, chuyển đổi chế độ, nhiễu xuyên âm gần hoặc xa, hoặc nhiễu nguồn điện làm thu hẹp tín hiệu. Do đó, việc đánh giá liên kết nối tiếp nên sử dụng các chỉ số bắt buộc của giao thức - chẳng hạn như biên độ hoạt động kênh, COM, tín hiệu thống kê hoặc mô hình liên kết dành riêng cho nhà cung cấp - thay vì chỉ dựa vào bảng tính suy hao tín hiệu.

Chọn vật liệu, đồng và hình dạng cùng nhau.

Việc lựa chọn vật liệu nên dựa trên kênh dẫn được trích xuất, chứ không phải bảng quy trình. Hệ thống điện môi, độ nhám của đồng và hình dạng cấu trúc lớp cần phối hợp với nhau. Đường dẫn rộng hơn trên lớp điện môi mỏng có thể giảm tổn hao dẫn điện nhưng lại chiếm nhiều không gian định tuyến; vật liệu có hằng số điện môi thấp hơn có thể thay đổi chiều rộng cần thiết để đạt được cùng trở kháng; lớp màng mỏng rất mịn có thể giảm tổn hao nhưng đòi hỏi quy trình kết dính đạt tiêu chuẩn.

Các cấu trúc lai ghép đặt một hệ thống tổn hao thấp xung quanh các lớp mang các kênh nhạy cảm nhất trong khi sử dụng vật liệu thông thường đạt tiêu chuẩn ở những nơi khác. Chúng có thể tiết kiệm chi phí, nhưng cần phải công bố chính xác cặp vật liệu, lớp liên kết và chu kỳ ép. hướng dẫn lựa chọn vật liệu Giải thích lý do tại sao các dòng MEGTRON, I-Tera, Tachyon và Rogers không thể được coi là tương đương nhau một cách tự động.

Không gán thế hệ giao thức cho tên lớp phủ.

Những tuyên bố như “MEGTRON 6 hỗ trợ tám inch PCIe Gen5” hoặc “Cần có Tachyon cho 112G” bỏ qua quá nhiều biến số để có thể đáng tin cậy. Một đường dẫn 112G ngắn có thể kết nối với một số hệ thống tổn hao thấp; một đường dẫn dài với nhiều đầu nối có thể yêu cầu cấu trúc tổn hao thấp hơn hoặc kiến ​​trúc hệ thống khác. Kết quả đầu ra chính xác là biên độ mô phỏng cho đường dẫn thực tế và mô hình sản xuất.

Dệt và xiên bằng thủy tinh

Ở mức 112G trở lên, sự thay đổi độ trễ cục bộ do cấu trúc sợi thủy tinh có thể trở nên tương đương với mức độ lệch giữa các cặp dây. Độ trải sợi thủy tinh, góc định tuyến, chiều rộng đường dẫn và vị trí đặt cặp dây cần được lựa chọn dựa trên cấu trúc thực tế. Bản vẽ mạch in cần xác định bất kỳ kiểu sợi thủy tinh nào bị hạn chế hoặc phương pháp giảm thiểu độ lệch được sử dụng trong bố cục.

Thông qua các chuyển đổi, khoan ngược và đột phá

Một đường dẫn xuyên mạch bao gồm điện dung của chân tiếp xúc, điện cảm của thùng và một phần thùng không sử dụng nằm bên dưới hoặc bên trên điểm kết nối tín hiệu. Phần không sử dụng đó hoạt động như một đoạn mạch ngắn (stub). Tần số cộng hưởng của nó phụ thuộc vào chiều dài điện và môi trường điện môi, do đó, bảng "chiều dài đoạn mạch ngắn tối đa theo giao thức" cố định chỉ là một phương pháp lập kế hoạch dựa trên kinh nghiệm. Phần dư chấp nhận được phải đến từ mô hình kênh và khả năng kiểm soát độ sâu của nhà cung cấp.

Khoan ngược

Khoan ngược loại bỏ phần thân mạ không sử dụng bằng mũi khoan thứ cấp có độ sâu được kiểm soát. Thiết kế phải xác định rõ mặt được khoan, lớp mục tiêu, phần còn lại danh nghĩa, dung sai độ sâu cho phép, kích thước lỗ khoan vượt quá, vùng cấm đến các chi tiết liền kề và phương pháp kiểm tra. Có thể sử dụng tia X, mẫu thử nghiệm, mặt cắt vi mô hoặc hồ sơ độ sâu của máy tùy thuộc vào kế hoạch chất lượng. Không nên hứa hẹn "kiểm tra bằng tia X trên mọi bo mạch" trừ khi đơn đặt hàng yêu cầu rõ ràng và định giá việc lấy mẫu đó.

Các lỗ xuyên mù và HDI

Các vi mạch mù có thể rút ngắn các đoạn chuyển tiếp và cải thiện mật độ kết nối, nhưng cấu trúc xếp chồng lại gây ra những vấn đề cần xem xét về độ tin cậy giao diện. Loại vi mạch được lựa chọn dựa trên khả năng thoát khỏi BGA, phạm vi lớp, định tuyến và kiểm định chất lượng - chứ không chỉ dựa trên tốc độ dữ liệu. Một vi mạch xuyên suốt thông thường với lớp chống phản xạ và lỗ khoan ngược được thiết kế tốt có thể hoạt động hiệu quả hơn một vi mạch xếp chồng có chất lượng kém.

Chuyển đổi tham chiếu

Khi tín hiệu chuyển đổi lớp, dòng điện hồi tiếp cần một đường dẫn gần đó giữa mặt phẳng tham chiếu cũ và mới. Nếu cả hai tham chiếu đều là nối đất, các lỗ xuyên nối có thể cung cấp đường dẫn đó. Nếu tham chiếu chuyển đổi giữa nguồn và nối đất, có thể cần một đường dẫn tách tín hiệu được đặt đúng vị trí. Khoảng cách được xác định bởi hình dạng chuyển tiếp và tần số; quy tắc 50 mil phổ quát không thể thay thế cho việc phân tích.

Hình 3. Sơ đồ cấu trúc và kênh dẫn của PCB tốc độ cao 10 lớp.

Kiểm tra trước và sau khi chế tạo

Trước khi chế tạo

Việc xem xét trước khi chế tạo cần xác nhận cấu trúc lớp, cấu tạo vật liệu, cấp trở kháng, mô hình đồng, các điểm chuyển tiếp via quan trọng, định nghĩa khoan ngược và kế hoạch mẫu. Đối với các liên kết tốc độ cao nhất, hãy so sánh kết quả trích xuất sau khi bố trí với mô hình tuân thủ và bao gồm cả các góc sản xuất chứ không chỉ hình học danh nghĩa.

Sau khi chế tạo

Các hồ sơ tiêu chuẩn về mạch in trần có thể bao gồm kết quả kiểm tra điện và trở kháng điều khiển khi được yêu cầu. Các chương trình tốc độ cao có thể yêu cầu thêm các mẫu suy hao chèn, phép đo khoan ngược, mặt cắt vi mô, chứng chỉ vật liệu hoặc dữ liệu thông số S của sản phẩm mẫu đầu tiên. Gói tài liệu cần thiết phải được thống nhất trước khi báo giá; không thực tế khi khẳng định rằng mọi báo cáo nâng cao đều được cung cấp kèm theo mọi bo mạch.

Tiêu chuẩn IPC-TM-650 bao gồm các phương pháp kiểm tra trở kháng đặc trưng và suy hao tín hiệu, nhưng khách hàng vẫn phải xác định mẫu đại diện, giới hạn chấp nhận, lấy mẫu và phân bổ lô hàng. Đối với sản phẩm có tính chất quan trọng về mặt tuân thủ, cần đối chiếu dữ liệu mẫu với mô hình đường dẫn được trích xuất thay vì coi mẫu như một chứng nhận độc lập.

Thông tin cần thiết để báo giá gia công tốc độ cao

Báo giá chỉ có thể nhanh chóng khi gói tài liệu kỹ thuật hoàn chỉnh. Cần cung cấp dữ liệu chế tạo gốc, tệp khoan và định tuyến, sơ đồ mạch, cấu trúc lớp đã được phê duyệt hoặc các ràng buộc về cấu trúc lớp, bảng trở kháng, quy tắc phê duyệt vật liệu, yêu cầu về đồng, bản vẽ khoan ngược, định nghĩa độ sâu được kiểm soát, độ hoàn thiện bề mặt, loại bo mạch, số lượng và các báo cáo cần thiết.

Đối với các thiết kế nhạy cảm với kênh truyền, cần cung cấp thêm thông số kỹ thuật giao diện/hình dạng, phân bổ lớp quan trọng, mục tiêu tổn thất đường dẫn tối đa hoặc tổn thất trích xuất, bất kỳ vật liệu hoặc kiểu kính nào bị cấm và liệu nhà sản xuất có thể điều chỉnh hình học được kiểm soát hay không. Xác định các tính năng cần sự chấp thuận của khách hàng trước khi thay đổi CAM.

Quy trình sản xuất và hồ sơ được mô tả trong tài liệu. Hướng dẫn sản xuất 10 lớpChi phí nên được đánh giá dựa trên toàn bộ công trình xây dựng, chứ không phải dựa trên một khoản "phụ phí tốc độ cao" cố định.

Yêu cầu đánh giá PCB 10 lớp tốc độ cao

Góc sản xuất và vận hành mô hình

Kết quả kênh truyền danh nghĩa là chưa đủ để đưa vào sản xuất. Mô hình được trích xuất cần bao gồm các điều kiện tổn hao cao và thấp thực tế: độ dày điện môi, Dk/Df, chiều rộng khắc, độ nhám đồng, độ chính xác lỗ xuyên và dư lượng khoan ngược. Nhiệt độ cũng có thể làm thay đổi hành vi điện môi và biên độ thu. Mục đích không phải là kết hợp mọi trường hợp xấu nhất một cách phi thực tế, mà là xác định các biến số chi phối biên độ và xác nhận rằng dung sai mua sắm kiểm soát được chúng.

Đối chiếu dữ liệu mô phỏng và dữ liệu chế tạo ngay từ bài báo đầu tiên. Mẫu TDR có thể xác thực trở kháng, mẫu tổn hao có thể xác thực mô hình điện môi/đồng đã chọn, và mẫu khoan ngược hoặc mặt cắt vi mô có thể xác thực giả định về đoạn mạch dư. Khi dữ liệu đo được khác với mô hình, hãy cập nhật mô hình hoặc quy trình trước khi sử dụng cấu trúc đó như một nền tảng tốc độ cao có thể tái sử dụng.

Việc tuân thủ giao thức vẫn là trách nhiệm của hệ thống.

Nhà cung cấp bo mạch trần có thể kiểm tra cấu trúc, độ dẫn điện, trở kháng đại diện và các mẫu thử đã thỏa thuận. Tuy nhiên, họ không thể chứng nhận một liên kết PCIe, Ethernet hoặc bộ nhớ hoàn chỉnh nếu thiếu các thiết bị đã lắp ráp, bao bì, đầu nối, phần mềm nhúng và thiết lập kiểm tra tuân thủ. Ngôn ngữ trên trang web cần phân biệt rõ ràng giữa “được sản xuất theo yêu cầu tốc độ cao do khách hàng đưa ra” và “được chứng nhận theo giao thức”.

Tình trạng tiêu chuẩn và phạm vi thực thi

Tên giao diện phải được liên kết với phiên bản và kiểu dáng được sản phẩm sử dụng. PCI Express 7.0 Phiên bản 1.0 được phát hành vào năm 2025, trong khi các giới hạn ở cấp độ bo mạch vẫn phụ thuộc vào các tài liệu cơ sở và kiểu dáng áp dụng. IEEE 802.3df-2024 bao gồm Ethernet 400 Gb/s và 800 Gb/s. Công việc về Ethernet 1.6 Tb/s và các lớp vật lý 200/400/800 Gb/s bổ sung vẫn đang tiếp diễn theo IEEE P802.3dj, vì vậy một thiết kế dựa trên công việc đó phải xác định chính xác bản dự thảo hoặc thông số kỹ thuật của khách hàng được sử dụng. Các dự án OIF 224G cũng xác định nhiều loại phạm vi kết nối khác nhau thay vì một kênh PCB phổ quát duy nhất.

Sự khác biệt này rất quan trọng đối với quá trình chế tạo vì mặt nạ suy hao, các giả định về bao bì, đầu nối, thiết bị kiểm tra và cân bằng tín hiệu khác nhau tùy thuộc vào cách triển khai. Nhà cung cấp không bao giờ được phép chuyển đổi các thông số “800G”, “1.6T” hoặc “224G” thành giá trị cố định về vật liệu, chiều dài đường dẫn hoặc đường khoan ngược mà không có định nghĩa kênh điều chỉnh.

Kết thúc kênh tốc độ cao

• Xác định phiên bản giao diện, kiểu dáng, điểm cuối và phương pháp tuân thủ.
• Phân bổ tổn hao, tổn hao phản xạ, nhiễu xuyên kênh và biên độ gián đoạn trên các gói linh kiện, bo mạch, lỗ xuyên và đầu nối.
• Hãy chọn lớp phủ, cấu hình đồng và hình dạng từ kênh đã trích xuất thay vì từ nhãn giao thức.
• Mô hình hóa các góc sản xuất để xác định độ dày lớp điện môi, Dk/Df, độ nhám đồng, chiều rộng đường dẫn, độ sâu lỗ xuyên và độ chính xác căn chỉnh.
• Xác định các mẫu trở kháng và tổn hao đại diện một cách riêng biệt, tách khỏi việc kiểm tra tuân thủ ở cấp độ sản phẩm.
• Cung cấp cùng một bản sửa đổi về cấu trúc lớp và khoảng cách giữa các chân cho các nhóm thiết kế bố cục, mô phỏng, chế tạo và kiểm tra.

Từ mô phỏng đến tương quan bài báo đầu tiên

Mô hình kênh hữu ích nhất khi sản phẩm mẫu đầu tiên được chế tạo có thể được liên hệ ngược lại với các giả định của nó. Kế hoạch tương quan cần xác định những kích thước và biến số vật liệu nào sẽ được đo, những mẫu nào sẽ được thử nghiệm và kết quả đó sẽ cập nhật mô hình như thế nào.

Việc đối chiếu không có nghĩa là ép buộc dữ liệu đo được phải khớp với một mô hình lạc quan. Nó có nghĩa là cập nhật mô hình với cấu trúc thực tế được sản xuất và xác định xem kênh dẫn có còn đáp ứng được giới hạn cho phép ở các điều kiện xử lý và vận hành hay không. Khi việc đối chiếu cho thấy độ nhám của đồng, hàm lượng nhựa hoặc độ sâu lỗ dẫn khác với giả định, biện pháp khắc phục có thể là thay đổi kiểm soát vật liệu, thiết kế lại quá trình chuyển tiếp hoặc giới hạn định tuyến được sửa đổi - chứ không chỉ đơn giản là dung sai trở kháng chặt hơn.