Mahaigaineko ordenagailuen plaka baseen PCB fabrikazioa DDR5 eta PCIe abiadura handiko plataformetarako

Mahaigaineko ordenagailu baten plaka basearen PCBa dentsitate handiko interkonexio plataforma handi bat da, non fabrikazioaren kalitatea zuzenean lotuta dagoen seinalearen osotasunarekin, potentzia-ematearekin eta lautasun mekanikoarekin. Erronka ez da CPU bat, DIMMak eta hedapen-zirrikituak FR-4an jartzea soilik. Mahaigaineko diseinu modernoek DDR5 memoria, PCIe Gen5 loturak 32 GT/s-tan, hainbat M.2 NVMe entxufe, USB-C/USB4 klaseko interfazeak eta korronte handiko fase anitzeko VRMak konbina ditzakete muntaketa handi batean.

Highleap Electronics-ek bezeroek diseinatutako geruza anitzeko plaka baseen PCB eta PCBA muntaketak fabrikatzen ditu. Lan-prozesu erabilgarria pilaketa eta DFM berrikuspenarekin hasten da, eta gero inpedantzia kontrolatuko fabrikazioarekin, atzeko zulatze/HDI zehaztutako lekuan, SMT/zulo zeharkako muntaketa mistoarekin, BIOS programazioarekin, ikuskapenarekin eta ekoizpen funtzionalaren probarekin jarraitzen du.

Definitu plataformaren topologia plaka basearen PCB aurrekontua eskatu aurretik

Mahaigaineko ordenagailu baten plaka basearen PCB baten prezioa ez da zehatz-mehatz kalkulatzen plakaren neurrien eta geruza kopuruaren arabera soilik. Bideratze eta fabrikazio zailtasuna plataformaren topologiatik dator: CPUaren socket-a, txipa edo I/O matrizea, DDR5 kanal kopurua eta DIMM topologia, PCIe sorkuntza eta zirrikituen esleipena, M.2 biltegiratzea, USB/C motakoa, Ethernet, audioa, potentzia etapak eta plaka zeharkatzen duten abiadura handiko konektore kopurua.

Beraz, lehenengo fabrikazio-berrikuspenak bloke-diagrama eta errei-mapa bat erabili beharko lituzke. x16 Gen5 zirrikitu bat eta bi M.2 entxufe dituen plaka batek seinale-osotasun arazo desberdina du, hainbat x16 zirrikitu mekaniko, hainbat Gen5 M.2 lotura eta birtenporizadore dituen lan-estazioko mahaigaineko plaka batekin alderatuta. PCIe 5.0-k 32 GT/s-tan funtzionatzen du errei bakoitzeko, beraz, konektorearen, bidearen eta laminazioaren erabakiek kanalaren aurrekontua kontsumitu dezakete muntaketa hasi baino askoz lehenago.

Eraiki pilaketa galera, itzulera bide eta bide-motak inguruan

Gaur egungo plaka base batean, pilaketa diseinu elektrikoaren sarrera bat da. Bideratzearen ondoren hautatutako 6 edo 8 geruzako FR-4 pilaketa generiko bat ez da abiapuntu egokia izango PCIe Gen5 luzeetarako, abiadura handiko USBetarako, memoriarako eta pantailarako loturak egiteko. Fabrikatzaileak helburuko inpedantzia, erreferentzia-planoaren estrategia eta txertatze-galera edo material-murrizketak nahikoa goiz jaso beharko lituzke eraikuntza lorgarri bat hautatzeko.

• Kontrolatutako inpedantzia: Helburu bakarreko eta diferentzialak tolerantzia eta kupoi-baldintzekin kaleratu beharko lirateke.
• Erreferentziaren jarraitutasuna: Geruza-trantsizioek hurbileko itzulera-bideak behar dituzte; abiadura handiko erreien azpiko plano-banaketek bideratze-luzeraren parekatzeak konponduko ez dituen etenaldiak sor ditzakete.
• Atzeko zulagailua: PCIe/beste gigabit anitzeko loturetako zulo luzeko muturrek atzeko zuloa edo beste bide-egitura batzuk behar izan ditzakete.
• Galera txikiko laminatua: Materialaren hautaketa "abiadura handiko material" etiketa orokor baten ordez, benetako kanal-galeren aurrekontua, plakaren tamaina eta estekaren luzera jarraitu behar du.
• Beira-ehunduraren/kobrearen zimurtasuna: Datu-abiadura handiagoetan, laminatuzko eraikuntzak eta eroaleen tratamenduak asimetria eta galera neurgarriak eragin ditzakete.

Highleap-ek geruza anitzeko eta abiadura handiko fabrikazioa onartzen du, inpedantzia kontrolatua, atzeko zulaketak eta HDI egiturak barne, bezeroaren diseinuak eskatzen dituen lekuetan. Kanal zorrotzetarako, Gerber azken bertsioa kaleratu aurretik pilaketa berrikuspena egitea erabilgarriagoa da lehenengo porrot egin ondoren inpedantzia zuzentzea baino.

Bideratu CPU Socket-a eta DDR5 ihesaldi fabrikatzailerako, ez bakarrik luzera parekatzeko

CPUaren socket eskualdeak milaka konexio kontzentratzen ditu, kondentsadoreak, potentzia-errailak eta memoria-kanalak eremu txiki batean deskonektatuz. Diseinu-dentsitateak diseinatzaileak lepo-behera estuetara, bide-eremu trinkoetara eta soldadura-maskararen tarte murriztuetara bultza ditzake, CAD-en onargarriak diruditenak baina fabrikazio- eta muntaketa-marjina murrizten dutenak.

• Entxufearen haustura: Haizagailuak aukeratutako geruza kopuruarekin bat etorri behar du, alderdi-erlazioaren eta zulaketa-tolerantzien bidez.
• DDR5 kanalak: Datuen/estroboskopioaren/helbideen bideratzeak inpedantzia eta topologia kontrola behar ditu; luzeraren doikuntzak ez luke gehiegizko serpentina akoplamendua sortu behar.
• DIMM konektoreak: Konektorearen aztarna, prentsatze/zulo zeharkako portaera eta euskarri mekanikoa konektorearen saltzailearen marrazkiarekin batera berrikusi behar dira.
• Desakoplazioa: CPUaren eta memoriaren desakoplamenduaren kokapenak begizta elektrikoaren induktantzia, muntaketa-sarbide eta soldadura-gaitasunarekin orekatu behar du.
• Entxufearen lautasuna: Plaka-orratze handiak eragina izan dezake entxufeen kontaktuan eta bero-hustugailuaren kargan, beraz, kobrearen oreka eta laminazioaren kontrola garrantzitsuak dira.

Diseinatu VRM eta Energia Banaketa Sarea Karga Aldibaterakoetarako

Mahaigaineko CPUek karga azkar alda dezakete. Beraz, plaka basearen VRMak korronte iraunkorra eta erantzun iragankor azkarra eman behar ditu, plakaren tenperaturaren, konektorearen eta kobrezko mugen barruan mantenduz. Fase nahikoa zerrendatzen dituen eskema batek ez du frogatzen PCBko potentzia-bidea egokia denik.

PCIe zirrikituak, M.2 eta USB-C kanal oso gisa tratatu

Abiadura handiko bideratzea kanalaren zati bat baino ez da. CPUak/paketeak, plaka basearen trazadurak, zubiak, konektoreak, gehigarri txartelak edo kableak eta birkontrolatzaile/berretenporizadore orok galerak eta etenaldiak eragiten dituzte. PCIe Gen5erako, 32 GT/s seinaleztapenak zubi-zatiak eta konektoreen abiarazteak bereziki garrantzitsuak bihurtzen ditu. USB-Crako, orientazio-aldaketak, birkontrolatzaileek, ESD babesak eta energia-hornidura zirkuituak seinale mistoko eremu trinko bat sortzen dute.

• PCIe x16 zirrikituak: Egiaztatu erreilaren luzera, geruza-trantsizioak, zirrikituaren konektorearen aztarna eta ondoko korronte handiko potentzia-bideratzea.
• M.2 entxufeak: Mantendu Gen4/Gen5 NVMe bideratzea, erlojua/erreferentzia eta kanporatze termikoak SSD bero-hustugailuekin koordinatuta.
• USB C mota: Erreferentziazko diseinuak suposatzen duen mux/redriver/PD kontrolagailuaren kokapenarekin bideratu SuperSpeed/USB4 klaseko seinaleak.
• Aurrealdeko paneleko kableak: Plaka base on baten arrastoak huts egin dezake txasisaren kable kontrolatu gabe badago ere; sistemaren balidazioak arnesa kaleratu behar du.
• LAN/audioa: Mantendu PHY/magnetikoak eta maila baxuko audio analogikoa VRM kommutazio-eremuetatik eta abiadura handiko erasotzaileetatik urrun.

Taula Handien Fabrikazioak Bere Errendimendu Arriskuak Ditu

Mahaigaineko plaka nagusiak fisikoki handiagoak dira ordenagailu mugikorreko plakak baino. Horrek panelizazioarekiko, laminazio-mugimenduarekiko, kobrezko desorekarekiko, kurbadura/bihurdurarekiko eta konektoreen koplanaritatearekiko sentikortasuna areagotzen du. Lurzoru/energia-plano handiekin geruza-kopuru handiko diseinu batek erretxina-fluxu irregularra sor dezake kobrezko banaketa berrikusten ez bada.

• Arkua eta bihurritua: Ezarri lautasun-eskakizunak entxufearen, bero-hustugailuaren eta xasisaren beharretara egokitzen direnak.
• Atzeko zulaketaren sakonera: Erabili kupoiak edo prozesuen egiaztapena abiadura handiko zirriborroak ezinbestekoak diren kasuetan.
• Inpedantzia kupoiak: Jarri askatutako pila eta kobrezko akaberarako egitura adierazgarriak.
• Ebaki/zirrikitu handiak: S/I edo entxufeen ondoan dauden ezaugarri mekanikoek panela ahuldu eta muntaketaren maneiuan eragina izan dezakete.
• Azalera akabera: Aukeratu akabera konektorearen/kontaktuaren eskakizunen eta osagaiaren distantziaren arabera, ez ohituraren arabera.

Plaka basearen muntaketak SMT mistoa eta masa handiko konektoreen kontrola behar ditu

Mahaigaineko plaka base batek normalean BGA/QFN finak, ehunka pasibo txiki, entxufe handiak, DIMM/PCIe konektoreak, goiburuak eta potentzia konektoreak nahasten ditu. Birsortze eta bigarren mailako soldadura prozesua masa termikoaren eta konektoreen mugen arabera planifikatu behar da.

• BGA/QFN ikuskapena: X izpiek ezkutuko junturak egiaztatu ditzakete paketearen arriskuak edo kalitate-planak hala eskatzen duenean.
• Entxufe/konektoreen maneiua: CPUaren entxufeek eta txartel-ertz luzeko konektoreek kutsaduraren eta kalte mekanikoen aurka babestu behar dute.
• Zuloen arteko soldadura: ATX/EPS, konektoreek eta konektore handiek upel-betetze egokia behar dute SMT ingurukoak gehiegi berotu gabe.
• BIOS gailuak: Programatu firmwarea eta plakaren identitatea bertsio-kontrolpean FCT baino lehen.
• Berriz lantzeko politika: Definitu BGA/entxufeen berregituraketarako mugak, ziklo termiko errepikatuek geruza anitzeko plaka handi bat kaltetu baitezakete.

Ekoizpen eta Hazteko Probak Bideak, Memoria eta Indarra Landu Behar Dituzte

BIOSera iristen den plaka base bat ez dago nahitaez ekoizpenerako prest. Funtzio-probak eremu-itzulera arrisku handiena sortzen duten interfazeak hartu beharko lituzke barne, eta PVT baino lehen diseinatu beharko litzateke, probak egiteko sarbidea egon dadin.

Fabrikazio-askapena baino lehen, seinalearen osotasuna eta potentziaren osotasuna sinatzea

Mahaigaineko plaka baseetan, DFM ez litzateke izan behar pilaketa berrikusten den lehen aldia. Fabrikazioa kaleratu aurretik, ingeniariek PCB fabrikatzaileak eraiki dezakeen kanal/PDN sinadura pakete bat izoztu beharko luke.

• PCIe kanalen mapa: Identifikatu erreilaren luzera, geruza-trantsizioak, konektorea, atzeko zulagailua eta birgidatzailea/birdenboragailua 5. belaunaldiko bide bakoitzerako.
• DDR5 egiturak: Grabatu helburuaren inpedantzia, topologia eta geruza-esleipena, pilaketa-ordezkapen batek memoria-kanala isilean aldatu ez dezan.
• PDNren hipotesiak: Dokumentatu VRM/CPU potentzia ereduan erabilitako kobrezko pisua, planoaren geometria eta bidezko matrizeak.
• Pilatze-tolerantzia: Azken trazaduraren zabalerak doitu aurretik, adostu dielektriko eta amaitutako kobrezko tarteak fabrikatzailearekin.
• Kupoiak: Zehaztu zein inpedantzia eta atzeko zulatze egitura egiaztatu behar diren ekoizpen-paneletan.

Kontratuzko fabrikatzaileak ez du OEMaren SI/PI simulazioa ordezkatzen. Bere lana fabrikatutako plaka sinatutako eraikuntza elektrikoarekin bat datorrela ziurtatzea da.

Sortu fabrikazio-onarpen plan bat egitura kritiko bakoitzerako

Plaka basearen fabrikazio-oharrak zehaztu beharko luke zer frogarekin batera doan lote bakoitza. Proba elektrikoak bakarrik jarraitutasuna eta isolamendua frogatzen ditu; ez du frogatzen Gen5 bidezko stub luze bat behar bezala zulatu denik edo inpedantzia amaitua pilaketa-ereduarekin bat datorrenik.

• Inpedantzia kupoiak: Zehaztu helburua, tolerantzia, proba-metodoa eta kupoiek zein garbi-klase ordezkatzen dituzten.
• Atzeko zulaketaren egiaztapena: Definitu hondar-motaren helburua eta lehen artikuluaren mikrosekzioaren edo sakonera-erregistroak beharrezkoak diren ala ez.
• Mikrosekzioa: Erabili lehenengo artikuluetan edo laginketa definituetan plaka berrikusteko, kalitatearen eta geruza anitzeko erregistroaren bidez, arriskuak justifikatzen duen kasuetan.
• Arkua/bihurdura: Ezarri onarpen muga bat CPU socket-arekin, DIMM/PCIe konektorearen lerrokadurarekin eta xasisaren muntaketarekin bateragarria dena.
• Soldadura-maskararen erregistroa: Memoria/VRM eremu trinkoek maskara-sare eta pad-en definizio nahikoa behar dute muntaketa-errendimendua babesteko.
• Lotearen trazabilitatea: Lotu materialaren lotea, inpedantzia txostena eta PCB data/lote kodea, geroagoko eremuko akatsak fabrikazio historiara jarrai ahal izateko.

Kontrol hauek ekoizpen-lotea ikuskagarri bihurtzen dute. Gainera, OEMari eta hornitzaileari diseinu elektrikoaren marjinaren arazo bat fabrikazio-desbideratze arazo batetik bereizteko aukera ematen diete abiadura handiko interfazea tarteka gertatzen denean.

Mahaigaineko ordenagailuaren plaka baserako PCB eta PCBArako RFQ paketea

Aurrekontu zehatza lortzeko, eman PCB teknologia eta ekoizpen probak definitzen dituzten datuak. Highleap-ek PCB muntaketa , osagaien hornikuntza, geruza anitzeko fabrikazioa, X izpien ikuskapena eta bezeroek diseinatutako plaken proba funtzionalak onartzen ditu.

• Zuzendaritza batzordearen datuak: Gerber/ODB++, zulaketa, pilaketa, inpedantzia, atzeko zulaketa, material eta gainazalaren akaberaren eskakizunak.
• Plataformaren mapa: CPU/socket-a, memoria topologia, PCIe bide-mapa, M.2 eta abiadura handiko S/I sorkuntza.
• BOM: CPU entxufe onartua, DIMM/PCIe konektoreak, VRM piezak, erlojuak, birtenporizadoreak, PHYak eta ordezkoak.
• mekanikoak: plakaren eskema, atzeko S/I, muntatzeko zuloak, bero-hustugailuaren/atzeko plakaren irteerak eta konektorearen altuera-murrizketak.
• Programazioa: BIOS, EC/firmware, MAC/serieko esleipena eta berrikuspenen kontrola.
• FCT: POST irizpideak, memoria/PCIe/I/O estaldura, fixture interfazeak eta gainditu/hutsegite erregistroak.