Minska kostnaden för din 10-lagers blinda PCB-konstruktion
Innehållsförteckning
- Vad som faktiskt driver kostnaden för 10-lagers HDI utöver lagerantal
- Bakborrning: Kostnadsbeslutet för signalintegritet som är unikt för högskikts-HDI
- Power Plane-arkitektur och dess dolda kostnadspåverkan
- Materialval: Hybrid staplingsstrategi för 10-lagers
- 10-lagers HDI kontra 12-lagersstandard: När båda vinner på kostnaden
- Referensprisintervall och vad som får dem att röra sig
- Få en korrekt 10-lagers HDI-offert från Highleap
Kostnaden för 10-lagers blind-buried via PCB missförstås ofta – de flesta prisdiskussioner stannar vid "10-lagers kostar mer än 8-lagers" utan att förklara vilka specifika designbeslut som faktiskt driver den skillnaden. I praktiken är "buried via"-typen, bakborrning för SerDes-signalintegritet, arkitektur för effektplansrouting och materialkvalitet för den inre kärnan oberoende val som vart och ett lägger till eller tar bort betydande kostnader. En design som som standard använder maximal specifikation inom alla fyra områden kan kosta 2–3 gånger mer än en design som fattar samma routingbeslut med riktad optimering. Den här guiden bryter ner varje kostnadsdrivare, förklarar de tekniska avvägningarna och identifierar var de största besparingarna finns tillgängliga – utan att kompromissa med elektrisk prestanda.
1) Vad som faktiskt driver kostnaden för 10-lagers HDI utöver lagerantal
1.1 De fyra besluten som påverkar priset
Antal lager är en kostnadsfaktor, men inte den dominerande. De fyra designbeslut som mest dramatiskt påverkar priset för 10-lagers HDI – ungefär i effektordning:
- Begravd via beslut (Typ I vs. Typ III): Att lägga till nedgrävda vias till den inre kärnan lägger till 1–3 lamineringscykler och kan öka prototyppriset med 40–100 %+ jämfört med en motsvarande typ I-modell (referenssiffra – faktisk effekt varierar). De flesta 10-lagers HDI-konstruktioner behöver inte nedgrävda vias. Att bekräfta detta före tillverkning är den enskilt högst avkastningsbara kostnadsoptimeringen som finns.
- Bakborrning för höghastighetssignaler: Bakborrning är endast elektriskt meningsfullt för SerDes-gränssnitt över cirka 10 Gbps. Att specificera det för PCIe Gen3- eller DDR4-konstruktioner ökar tillverkningskostnaden utan mätbar signalfördel. Rätt beslut kräver modellering via stubbresonans för din specifika stackuptjocklek – att inte tillämpa bakborrning som en standardåtgärd.
- Materialkvalitet på inre kärnlager: Att specificera premiumlaminat med låg förlust (Megtron 6, I-Tera MT40) på alla 10 lager när endast de yttre signallagren bär högfrekventa spår är den vanligaste överspecifikationen i 10-lagers HDI. En hybriduppbyggnad – premium yttre uppbyggnadslager, standard innerkärna FR-4 med hög Tg – uppnår 88–92 % av full premium elektrisk prestanda till betydligt lägre materialkostnad (referens).
- Power Plane-routingarkitektur: Att använda nedgrävda vias mellan effektplan snarare än hålmonterade vias tvingar fram en övergång från typ I- till typ III-bearbetning – även när all signalrouting skulle kunna uppnås i typ I. Symmetrisk placering av effektplan eliminerar denna kostnadsdrivare helt.
1.2 Varför 10-lagers kostar mindre än vad ökningen av antalet lager antyder
Att lägga till två inre lager till en 8-lagers HDI-design ökar vanligtvis kostnaden med 25–40 % vid prototypkvantiteter – mindre än vad en linjär kostnad per lager-modell skulle antyda. Anledningen: de dominerande kostnadsdrivarna i HDI är lamineringscykler och laserborrningsinställningar, vilka ingendera ändras när man lägger till vanliga inre lager vid samma HDI-typ. Marginalkostnaden är endast material och bildbehandlingstid.
Den direkta implikationen: om din routingstäthet verkligen kräver mer kapacitet är det ofta mer kostnadseffektivt att gå från 8-lagers typ I till 10-lagers typ I än att gå från 8-lagers typ I till 8-lagers typ II. Fler lager vid samma HDI-typ kostar mindre än samma antal lager vid en högre HDI-typ. För en jämförelse av priserna för 8-lagers HDI per stackup-typ, se prisuppdelningen för 8-lagers blind begravd via PCB.
1.3 Typ I vs. Typ III: Beslutet om nedgrävt via i 10-lagers HDI
Det mest betydande enskilda kostnadsbeslutet för en 10-lagers HDI-design är huruvida det faktiskt krävs begravda vias i det inre lagret. Detta är ett beslut om routingarkitektur, inte ett kvalitetsbeslut – det bör styras av huruvida dina signalvägar verkligen kräver övergångar i det inre lagret mellan icke-angränsande lager som inte kan uppnås med hålmonterade vias.
| konfiguration | Lamineringscykler | Begravd via förmåga | Kostnad kontra Typ I (referens) | När det är berättigat |
|---|---|---|---|---|
| Typ I (1+8+1) | 2 | Endast blind L1–L2 och L9–L10 | Baslinje | BGA-delning ≥0.5 mm; innerkärna kan dras via genomgående hål |
| Typ II (2+6+2) | 3 | Två blinda via-nivåer per sida | +40–55 % (referens) | BGA-delning 0.40–0.45 mm; högt antal I/O |
| Typ III (1 nedgrävt par) | 4 | Ett begravt via-lagerpar i kärnan | +60–90 % (referens) | Övergångar mellan inre lager oundvikliga med genomgående hålfräsning |
| Typ III (2+ nedgrävda par) | 5-6 | Flera begravda via-lager i kärnan | +90–130 % (referens) | Högdensitets inre routing motsvarande 14–16-lagersstandard |
Referensbas: kostnadsmultiplar är ungefärliga och varierar beroende på fabrik, kortstorlek och designspecifikationer. Alla siffror är endast för relativ jämförelse – skicka in din Gerber för faktisk prissättning.
Enligt Highleaps DFM-erfarenhet kan ungefär 60–70 % av de konstruktioner som skickas in som typ III uppnå sina fräsningsmål i typ I eller typ II efter staplingsgranskning – vilket eliminerar 1–3 lamineringscykler innan tillverkningen påbörjas.
2) Bakborrning: Kostnadsbeslutet för signalintegritet, unikt för högskikts-HDI
2.1 Varför Via Stubs är viktigare vid 10 lager
När en genomgående hålvia ansluter L1 till L5 på ett 10-lagerskort, fortsätter cylindern genom L6–L10 som en oanvänd stubb. Denna stubb fungerar som en transmissionsledningsresonator och reflekterar energi vid den frekvens där stubblängden är lika med kvartsvåglängden. En 0.8 mm stubb i FR-4 (εr ≈ 4.3) har sin första resonanta nollpunkt vid ungefär 28 GHz.
Problemet blir mer betydande vid 10 lager eftersom kortet är fysiskt tjockare, stubbarna är längre och resonansfrekvenserna faller lägre – närmare driftsområdet för moderna höghastighetsgränssnitt:
| Gränssnitt | Datahastighet | Grundfrekvens | 3:e övertonen | Beslut om bakborrning |
|---|---|---|---|---|
| PCIe Gen3 | 8 GT / s | 4 GHz | 12 GHz | Inte nödvändig — stubbresonans över signalbandbredden |
| PCIe Gen4 | 16 GT / s | 8 GHz | 24 GHz | Utvärdera — beror på stubblängd; modellera innan du genomför |
| PCIe Gen5 / DDR5 | 32–38 GT/s | 16-19 GHz | - | Borra bakåt eller använd blinda vias på kritiska signalvägar |
| 28 Gbps PAM4-serier | 28 Gbps | 14 GHz | 42 GHz | Bakborrning krävs för stubbar >0.4 mm |
| 56 Gbps PAM4 (400G Ethernet) | 56 Gbps | 28 GHz | - | Borra alla vior med en diameter på >0.3 mm, eller använd blinda vior överallt |
2.2 Bakborrning kontra blindvia: Att välja rätt metod
Det finns två sätt att eliminera via stubbresonans på ett 10-lagers HDI-kort. Rätt val beror på signalvägens geometri:
- Blind via-infart: Ingen stub skapas eftersom via-koden slutar vid mållagret. Fungerar för övergångar från ett yttre lager inåt (L1→L2, L1→L3, L9→L8, etc.). Kan inte nå övergångar mellan lager inre och inre. Bäst vid design från grunden — inget extra processteg, och omstrukturering av routingen kan minska det totala antalet via-koder. Se blind och begravd via designregler för djupbegränsningar och krav på ringformade ringar.
- Bakborrningsmetod: Fungerar för övergångar mellan borrhål där blinda vias inte kan nå. Lägger till en sekundär djupkontrollerad mekanisk borroperation efter huvudtillverkningen. Lägger till kostnad per kort (referens: ungefär 8–22 USD vid en kvantitet på 50 stycken — varierar avsevärt beroende på antal vias, tolerans och fabrik). Kräver djupkalibrering och röntgenverifiering. Nödvändigt för äldre begränsade konstruktioner med fast viaplacering.
På 400G Ethernet-kort minskar routing av höghastighetssignaler med hjälp av blinda vias där övergången är från yttre till inre – och reservering av bakborrning endast för genuint inre-till-inre övergångar – vanligtvis antalet bakborrade vias med 40–60 % jämfört med routing av hela hål. Se teknikguiden för bakborrning på kretskort för djupkontrollspecifikationer och återstående stubbtoleranser.
2.3 Kostnadskomponenter för bakborrning
Kostnaden för bakborrning är starkt volymberoende på grund av fasta uppställningskostnader (referenssiffror – faktiska kostnader varierar beroende på fabrik och design):
- Paneluppsättning (djupkalibrering, provborrning): ungefär 35–80 dollar/panel — den fasta komponenten som gör bakborrning dyrt vid små kvantiteter
- Borrning per via: ungefär 0.012–0.028 USD/via för djupstyrd mekanisk borr
- Verifiering av röntgendjup: ungefär 4–9 dollar/panel tillagd inspektion
- Snävare tolerans för reststubben: +/−0.05 mm jämfört med +/−0.1 mm ökar installations- och kalibreringskostnaden
Vid 5 kort dominerar amorteringen av panelinstallationen kostnaden för bakborrning per kort. Vid 500 kort är det kostnaden per via som driver den totala kostnaden. För höghastighetskonstruktioner som verkligen kräver eliminering av stubbar är kostnaden motiverad – men signalsimulering innan man bestämmer sig för bakborrning är alltid värt modelleringstiden.
3) Power Plane-arkitektur och dess dolda kostnadspåverkan
3.1 Hur effektrouting kan tvinga fram typ III-bearbetning
En ofta förbisedd kostnadsdrivare för 10-lagers HDI: hur kraft- och jordplan är anslutna mellan lager. När konstruktörer leder kraft mellan icke-angränsande inre lager med hjälp av nedgrävda vias (t.ex. en nedgrävd via som ansluter L4 till L7 för att distribuera en kraftskena), kräver de typ III-behandling – även när all signaldirigering skulle kunna uppnås i typ I.
Alternativet är symmetrisk effektplanarkitektur med genomgående hålvias, vilket uppnår motsvarande effektleverans utan typ III-bearbetningsstraffet:
| skikt | Kostnadsoptimal allokering (typ I) | Funktion | Via-typ för ström |
|---|---|---|---|
| L1 (överst) | Signal (BGA-fanout) | Höghastighetsrutt | Blind via L1–L2 |
| L2 | Signal (flyktväg) | BGA-utbrottets fortsättning | - |
| L3 | GND-plan | Referens för L1, L2, L4 | Genomgående hål via |
| L4 | Signal | Inre routing | Genomgående hål via |
| L5 | Kraftplan | VCC-distribution | Genomgående hålvia — ingen nedgrävd via behövs |
| L6 | Kraftplan | Sekundär järnvägsdistribution | Genomgående hålvia — ingen nedgrävd via behövs |
| L7 | Signal | Inre routing | Genomgående hål via |
| L8 | GND-plan | Referens för L7, L9, L10 | Genomgående hål via |
| L9 | Signal (flyktväg) | Botten BGA-utbrott | - |
| L10 (nederst) | Signal (BGA-fanout) | Höghastighetsrutt | Blind via L9–L10 |
3.2 Varför hålmonterad kraftledning är tillräcklig i de flesta 10-lagers HDI-konstruktioner
Genomgående hålvias är 3–5 gånger billigare per via än nedgrävda vias och kräver ingen ytterligare lamineringscykel. För kraftdistribution är de elektriskt likvärdiga med nedgrävda vias i de flesta 10-lagers HDI-konstruktioner av tre skäl:
- Effektplanimpedansen domineras av plankapacitans och placering av avkopplingskondensatorn – inte via typ
- Genomgående hålvias som ansluter kraftplan till avkopplingskondensatorer har tillräcklig strömbärande kapacitet för standard 10-lagers HDI-konstruktioner.
- Via stubbresonans (som driver beslut om bakåtborrning för höghastighetssignaler) är inte ett problem för effektplan — effektleverans är ett lågfrekvent problem.
Undantaget är högströmseffekt i mycket täta kort där genomgående hålvior förbrukar för mycket routingutrymme på signallager. Denna begränsning uppträder vanligtvis vid lagerantal över 16, inte vid 10 lager med symmetrisk planallokering.
4) Materialval: Hybrid staplingsstrategi för 10-lagers
4.1 Varför materialets kvalitet i den inre kärnan spelar mindre roll än ingenjörerna antar
I ett 10-lagers HDI-kort med den symmetriska uppbyggnad som beskrivs i avsnitt 3, bär de yttre uppbyggnadslagren (L1–L2 och L9–L10) de mest kritiska högfrekventa spåren. L3–L8 är referensplan eller inre signallager som arbetar vid lägre frekvenser. Dielektrisk förlusttangent (Df) spelar störst roll på de lager där högfrekventa signaler färdas längst – vilket är den yttre uppbyggnaden, inte kärnan.
Att specificera Megtron 6 (Df ~0.002 vid 10 GHz) på alla 10 lager när endast L1–L2 bär signaler över 5 GHz ger en väsentlig premie utan någon mätbar elektrisk fördel på 8 av de 10 lagren. Den kostnadsoptimerade metoden:
| ansökningstyp | Max signalfrekvens | Yttre lager (L1–L2, L9–L10) | Inre kärna (L3–L8) | Beräknad kostnad jämfört med alla FR-4 |
|---|---|---|---|---|
| Industriell styrning, IoT-gateway | <1 GHz | Hög-Tg FR-4 | Hög-Tg FR-4 | Baslinje — ingen premie behövs |
| Server-NIC, PCIe Gen5 FPGA | 16-32 GHz | Isola I-Tera MT40 or Megtron 6 | Hög-Tg FR-4 | +40–65 % (referens, hybrid) |
| Fordons-ADAS, radar frontend | 10-77 GHz | Megtron 6 eller ett speciallaminat med låg förlust | IATF-kvalificerad hög-Tg FR-4 | +55–80 % (referens, hybrid) |
| 5G mmWave-radio, 400G optisk | >28 GHz | Megtron 6 eller speciallaminat med låg förlust (kan behövas genomgående) | Megtron 6 om inre signaler också är högfrekventa | +80–130 % (referens, helt premium) |
Alla kostnadsuppskattningar är referenssiffror för relativ jämförelse. Faktisk prissättning beror på din specifika Gerber, dimensioner och aktuell materialtillgänglighet. Skicka in din design för en korrekt offert.
4.2 Kopparfoliens ytjämnhet: En riktad optimering för 5–25 GHz-konstruktioner
För konstruktioner i frekvensområdet 5–25 GHz, där uppgradering till premiumlaminat är på gränsen, är det ett mer kostnadseffektivt alternativ att specificera lågprofils (LP) kopparfolie på de yttre signalskikten än att uppgradera alla lager. Standard elektroavsatt koppar har en ytjämnhet Rz ~3.5–5 µm; LP-koppar minskar detta till ~1.5–2.5 µm, vilket minskar insättningsförlusten med 8–15 % vid 10 GHz på de signalskikt som är viktiga.
LP-koppar på de yttre lagren ökar kostnaden för det yttre lagret med ungefär 12–18 % – en bråkdel av kortet – jämfört med att uppgradera hela laminatstacken, vilket påverkar alla 10 lager. För konstruktioner med marginell länkbudget vid 10–15 GHz är LP-koppar på de yttre uppbyggnadslagren plus standard FR-4 på kärnan ofta den optimala kostnad/prestanda-kombinationen. Se materialval för höghastighets-PCB för jämförelsedata mellan Df- och koppargrovhet mellan olika kvaliteter.
5) 10-lagers HDI kontra 12-lagersstandard: När båda vinner på kostnaden
5.1 Övergångspunkten för routingstätheten
Den vanliga inramningen – ”10-lagers HDI kostar mer än 12-lagers standard” – är bara korrekt för ett specifikt intervall av BGA-höjdpunkter. Den mer användbara inramningen: 10-lagers HDI kostar mer per kort men möjliggör routingstäthet och minskning av kortstorlek som 12-lagers standard inte kan uppnå utan att lägga till lager.
Överkopplingen sker när det 12-lagers standardkortet behöver 14 eller 16 lager för att uppnå den routningstäthet som 10-lagers typ I HDI ger – vid vilken tidpunkt standardkortets kostnad överstiger HDI-kortets kostnad. BGA-delningen avgör var överkopplingen hamnar:
- BGA-avstånd ≥0.8 mm: 12-lagers standardgenomgående hål är vanligtvis mer kostnadseffektivt. Dog-bone-via-fräsning ger tillräcklig fanout utan laserborrning.
- BGA-avstånd 0.5–0.65 mm: Gränsfall — beror på antal I/O och kortstorlek. Kör båda designerna genom DFM för att avgöra vilken som uppnår målen i färre lager totalt.
- BGA-avstånd 0.4–0.5 mm: 10-lagers typ I HDI är vanligtvis mer kostnadseffektivt än det 14-lagers standardkort som behövs för motsvarande fanout-densitet.
- BGA-höjd <0.4 mm: HDI krävs. Genomgående hål via dogbone-dragning är inte genomförbart vid denna delning; standardjämförelsen av kretskort är inte längre relevant.
5.2 Total systemkostnad kontra pris per kort
För produkter där det är värdefullt att minska kortytan – mobila enheter, bärbara enheter, fordonsmoduler där förpackningsutrymmet är begränsat – underskattar prisjämförelsen per kort HDI-fördelen. Ett 10-lagers HDI-kort som är 20 % mindre än det 12-lagers standardekvivalenta kortet möjliggör ett mindre hölje, minskad monteringsvolym och potentiellt en produktformfaktor som standardkortet helt enkelt inte kan få plats med.
Pristillägget per kort för HDI-alternativet kan helt återvinnas genom besparingar på kapslingsverktyg, minskad fraktvikt eller en produktdifferentiering som stöder ett högre försäljningspris. Den totala systemkostnaden – inte kretskortsposten – är den korrekta jämförelsen.
5.3 När 12-lagersstandard är det självklara valet
12-lagersstandarden slår 10-lagers HDI kostnadsmässigt när allt följande gäller:
- Alla komponenter har ≥0.8 mm delning och standard dogbone-fanout är möjlig
- Kortstorleken begränsas inte av produkthöljet
- Signalfrekvenserna är under 5 GHz (ingen signalfördel från HDIs reducerade stubblängd)
- Inga BGA-komponenter som kräver finfördelad laserborrning via monteringsplats
När dessa villkor är uppfyllda ökar tillverkningskostnaden för 10-lagers typ I HDI utan fördelar vad gäller routing, signalintegritet eller storlek. Tillverkning av flerlagers-kretskort med standardspecifikation för genomgående hål är den kostnadsoptimala vägen.
6) Referensprisintervall och vad som får dem att röra sig
6.1 Hur man läser dessa referensintervall
Figurerna nedan är illustrativa referensintervall för ett standardkort på 100×100 mm under typiska marknadsförhållanden. De finns för att hjälpa ingenjörer att förstå den relativa kostnadspåverkan av designbeslut – inte för att ersätta en fabriksoffert. Prissättningen för kretskort bestäms av din specifika Gerber-kretskort, inte av kategoribeskrivningar. Ett 10-lagers HDI-kort med ovanliga dimensioner, specialytbehandlingar eller mycket fina krav på spår/utrymme kan prissättas mycket annorlunda än dessa intervall i båda riktningarna.
| konfiguration | Lamineringscykler | ~10 st (referens) | ~50 st (referens) | ~500 st (referens) | Viktiga faktorer som driver upp priset |
|---|---|---|---|---|---|
| Typ I (1+8+1), FR-4, ENIG | 2 | ~82 118–XNUMX XNUMX USD | ~65 92–XNUMX XNUMX USD | ~38 56–XNUMX XNUMX USD | Kortstorlek, via antal, impedanstolerans, IPC klass 3 |
| Typ II (2+6+2), FR-4, ENIG | 3 | ~118 175–XNUMX XNUMX USD | ~92 138–XNUMX XNUMX USD | ~56 86–XNUMX XNUMX USD | Staplade vias, snävt radavstånd, stor kortyta |
| Typ III (nedgrävd kärna), FR-4, ENIG | 4-6 | ~165 290–XNUMX XNUMX USD | ~128 225–XNUMX XNUMX USD | ~78 140–XNUMX XNUMX USD | Flera nedgrävda via-par, asymmetrisk via-placering |
| Lägg till: bakborrning | - | +15–40 kr | +8–22 kr | +4–12 kr | Via-räkning, tolerans för reststubbar, röntgensamplingsfrekvens |
| Lägg till: hybrid Megtron 6 ytterlager | - | +40–65 % | +40–65 % | +35–55 % | Specifik laminatkvalitet, tillgänglighet av prepreg, panelstorlek |
Illustrativa siffror för standard 100×100 mm-kort, förskjutna vias, IPC klass 2. Din faktiska prissättning beror på dina designfiler och specifikationer. Skicka in din Gerber för en korrekt offert.
6.2 De fem vanligaste sätten ingenjörer betalar för mycket för 10-lagers HDI
Baserat på DFM-granskningar av 10-lagers HDI-konstruktioner förekommer dessa överspecifikationer oftast och har störst kostnadspåverkan:
- Specificering av typ III när routing kan uppnås i typ I: Det vanligaste och dyraste misstaget. Kan inte bekräftas utan en DFM-granskning som kontrollerar faktisk nedgrävning via nödvändighet — antas inte enbart utifrån komponentdensitet.
- Bakborrning för PCIe Gen3 eller DDR4: Onödigt för dessa gränssnittshastigheter på ett 10-lagerskort där stubbresonansen faller över signalfrekvensområdet. Ökar tillverkningskostnaden utan mätbar signalförbättring.
- Megtron 6 på alla 10 lager när endast 2 yttre lager bär högfrekventa signaler: Hybriduppbyggnad uppnår nästan identisk elektrisk prestanda till 35–55 % lägre materialkostnad (referens).
- Staplade via-strukturer när förskjutna vias skulle leda designen: Staplade vias kräver hartsfyllning och planarisering mellan lamineringscyklerna. Omställning till förskjuten viaplacering eliminerar det processteget och kostnaden helt.
- IPC klass 3 för prototyp-bring-up-kort: Klass 3 lägger till dokumentations-, tvärsnitts- och inspektionskrav som är lämpliga för produktionskvalificering – inte validering av prototyper vid första omgången.
7) Få en korrekt 10-lagers HDI-offert från Highleap
7.1 Vad som driver offertnoggrannhet – och vad referensintervallen missar
Referensområdena i den här artikeln hjälper till med relativ kostnadsjämförelse och planering – de ersätter inte en offert mot din faktiska design. De variabler som mest påverkar korrekt prissättning för 10-lagers HDI tas inte upp i kategoribeskrivningar:
- Kortdimensioner och panelanvändning: En 120×100 mm bräda som rymmer 16 brädor per panel kostar mindre per bräda än en 82×115 mm bräda som rymmer 20 brädor per panel i samma panelyta. Det är inte bara paneleffektiviteten, utan bara brädytan, som styr materialkostnaden.
- Via antal och typuppdelning: Blind via-räkning, genomgående hål-via-räkning och om några staplade via-konfigurationer kräver hartsfyllning mellan lamineringscykler.
- Specifikation för bakborrning: Via platser som kräver bakborrning, mål för återstående stubblängd och djuptoleransklass.
- Krav på kontrollerad impedans: Målimpedansvärden, tolerans (±10 % vs. ±5 %), och vilka specifika lager som bär spår med kontrollerad impedans.
- Kvantitetsschema: Första orderkvantitet och förväntad årsvolym – årsvolymen avgör om materialprissättning på produktionsnivå gäller för den första ordern.
7.2 DFM-granskning utan kostnad
Varje offert för Highleap 10-lagers HDI inkluderar en DFM-granskning som specifikt kontrollerar de fem överspecifikationsmönstren i avsnitt 6.2. Om din design kan uppnås i typ I istället för typ III, eller om bakborrning är onödig för dina signalfrekvenser, identifierar DFM-granskningen detta före tillverkning – inte efter. Granskningen slutförs inom 24–48 timmar. Där en designändring skulle minska kostnaderna kvantifieras besparingarna som en specifik summa så att du kan utvärdera avvägningen innan du bestämmer dig.
7.3 Produktionsstatistik
Highleaps produktionsstatistik för 10-lagers HDI: Typ I-utbyte 95–97 %; Typ II-utbyte 92–95 %; Typ III-utbyte 88–93 %. Alla 10-lagers HDI-kort genomgår 100 % elektrisk testning (flygande sond för prototyper, fixturtest för produktion), röntgeninspektion med samplingsfrekvens för typ I/II och 100 % för typ III, samt TDR-kupongdata med varje leverans med kontrollerad impedans.
För ledtidsplanering för 10-lagers HDI-program, se ledtidsguiden för blind nedgravning via PCB . För det kompletta HDI-kostnadsramverket som täcker NRE-amortering, modellering av avkastningsförlust och total programkostnad, se kostnadsanalys för blind nedgravning via PCB.
Skicka in din Gerber för korrekt prissättning av 10-lagers HDI
Rekommenderade inlägg
TMM3-kretskortstillverkning för RF-moduler
Tillverkning av TMM3-kretskort är mest användbar där RF-modulen...
TMM6 PCB-tillverkning
TMM6-tillverkning är processkontrollsidan för en mellan-Danmark...
TMM10-kretskortstillverkning för kompakta RF-konstruktioner
InnehållsförteckningHur TMM10 krymper RF-strukturerTMM10 vs...
TMM10i kretskortstillverkning och DFM
Tillverkning av TMM10i-kretskort har starkare betoning på DFM eftersom...
Hur man får en offert för PCB
Låt oss köra DFM/DFA-analys åt dig och återkomma med en rapport.
Du kan ladda upp dina filer säkert via vår webbplats.
Vi behöver följande information för att kunna ge dig en offert:
-
- Gerber, ODB++ eller .pcb, spec.
- Stycklista om du behöver montering
- Antal
- Vändningstid

