PCB Güç Dağıtım Ağı Tasarımı

Güç dağıtım ağı (PDN), kartınızdaki her bir entegre devreye (IC) kararlı voltaj sağlayan altyapıdır. DC'den birkaç yüz MHz'e kadar hedef empedansı koruyan bir PDN tasarlamak, VRM seçimi, kapasitör boyutlandırması ve düzlem geometrisi konusunda sistematik bir yaklaşım gerektirir; bunların hiçbiri yalnızca sezgiyle yapılamaz.

İçindekiler

1. PDN Mimarisi ve Frekans Bölgeleri
2. Hedef Empedans Hesaplaması
3. VRM Seçimi ve Toplu Kapasitör Boyutlandırması
4. Düzlem Kapasitans ve PDN Simülasyonu
5. PDN Ölçümü, Doğrulama ve Sıkça Sorulan Sorular

Bu kılavuz, empedans hedeflerinin tanımlanmasından VRM seçimine, kapasitör boyutlandırmasına, simülasyona ve üretim sonrası doğrulamaya kadar PCB güç dağıtım ağı tasarım sürecinin tamamını kapsamaktadır. Ayırma yerleşimi ve düzlem tasarımı da dahil olmak üzere daha geniş güç bütünlüğü çerçevesi için ana PCB güç bütünlüğü tasarım kılavuzuna bakın.

1. PDN Mimarisi ve Frekans Bölgeleri

Tam bir güç dağıtım ağı (PDN), her biri genel empedansa endüktans, direnç ve kapasitans katkısında bulunan birden fazla fiziksel alanı kapsar. Kritik nokta, tek bir bileşenin veya tasarım elemanının tüm frekans aralığı boyunca empedansı kontrol etmemesidir. Her alanın baskın olduğu karakteristik bir frekans aralığı vardır ve her biri bağımsız tasarım dikkati gerektirir.

PDN bant genişliği gereksinimi, yükün üretebileceği en hızlı akım geçişi tarafından belirlenir:

f_maksimum = 0.5 / t_yükselmek
Akım yükselme süresi 1 ns olan bir işlemci için: f_maksimum = 500 MHz.
100 ps kenar hızlarında 6400 MT/s DDR5 için: f_maksimum 5 GHz'e kadar uzanır ve bu da dikkatli paket ve yonga kapasitans yönetimi gerektirir.

Tasarım hedefi, DC'den f _{max'a kadar sürekli olarak Z < Z hedef değerini} korumaktır . PDN empedansının Z _{hedef değerini} aştığı herhangi bir frekans aralığı, ilgili anahtarlama frekansında voltaj düşüşü, salınım veya mantık hatasının potansiyel bir kaynağıdır.

2. Hedef Empedans Hesaplaması

Hedef empedans, güç dağıtım ağı (PDN) tasarımında en önemli özelliktir. Gerilim dalgalanma toleransını, her bileşen seçimi ve yerleşim kararının karşılaması gereken nicel bir empedans bütçesine dönüştürür.

Z_hedef = (V_arz × dalgalanma%) / I_zirve
V_arz: nominal besleme gerilimi | dalgalanma%: izin verilen maksimum dalgalanma oranı | I_zirve: IC veri sayfasından alınan en yüksek anlık akım değeri

Bu rakamlar, PDN gereksinimlerinin uçsuz bucaksız aralığını göstermektedir. 0.1 mΩ'luk bir GPU çekirdek rayı, neredeyse mükemmel bir PDN gerektirir; PCB katmanındaki, VRM çıkış empedansındaki veya via dizisindeki her miliohm parazitik endüktansın ölçülebilir bir etkisi vardır. Yerleşime başlamadan önce bu hedeflere ulaşmak, maliyetli yeniden tasarımları önler.

I _peak , IC veri sayfasında maksimum besleme akımı, tepe çalışma akımı veya uygulama bölümünde geçici akım dalga biçimleri olarak görünür. FPGA'lar ve işlemciler için, üretici güç tahmin araçları (Xilinx Power Estimator, Intel VID) veri sayfasındaki maksimum değerlerden daha doğru değerler sağlar. Eğer hiçbir değer mevcut değilse, çalışan bir sistemde akım probu ile VRM çıkış akımını ölçün ve en kötü durum çalışması için %20-30'luk bir pay ekleyin.

3. VRM Seçimi ve Toplu Kapasitör Boyutlandırması

VRM, DC'den geri besleme döngüsü bant genişliğine kadar PDN empedansına hakimdir. Döngü bant genişliğinin altında, VRM çıkışı aktif olarak düzenler ve miliohm aralığında empedans sunar. Geçiş frekansında empedans zirve yapar; bu, yönetilmesi en kritik geçiş noktasıdır. Döngü bant genişliğinin üzerinde, VRM çıkış empedansı yükselir ve büyük kapasitörler devreye girer.

20-30 A'nın üzerindeki yüksek akım hatları, çok fazlı VRM konfigürasyonları gerektirir. Birden fazla faz, anahtarlama döngülerini birbirine geçirerek çıkış akımı dalgalanmasını faz sayısına eşit bir faktörle azaltır, daha küçük çıkış indüktörlerine olanak tanır ve termal yükü birden fazla güç cihazına dağıtır. 200 A'nın üzerinde besleme gerektiren yapay zeka hızlandırıcı PCB'leri için 8-16 fazlı VRM tasarımları standarttır.

Toplu Kondansatör Boyutlandırma

Büyük kapasitörler, VRM döngü bant genişliği ile seramik dekuplajın devreye girdiği frekans aralığı arasındaki empedans boşluğunu kapatır. Empedansın VRM geçiş noktasında Z _{hedefinin üzerine çıkmasını önlemek için gereken minimum büyük kapasitans şöyledir:}

C_yığın = 1 / (2π × f_geçit ×Z_hedef)
Örnek: Z_hedef = 5 mΩ, f_geçit = 200 kHz → C_yığın = 159 µF minimum

Yüksek hızlı dijital tasarımlar için, düşük ESR, düşük ESL ve frekans ve sıcaklığa karşı kararlı kapasitans özelliklerinin birleşimi nedeniyle büyük MLCC dizileri tercih edilir. Birden fazla MLCC değerinin paralel bağlanmasıyla oluşturulan bir dizi (örneğin, bir adet 100 µF'lik kapasitörün birkaç 10 µF'lik kapasitörle paralel bağlanması), tek bir büyük kapasitör tipine kıyasla daha geniş etkili ayırma bant genişliği sağlar.

4. Düzlem Kapasitans ve PDN Simülasyonu

PCB bakır düzlemleri, bitişik güç ve toprak düzlemleri arasında dağıtılmış kapasitans sergiler. Bu düzlem kapasitansı 100 MHz'in üzerinde etkilidir; bu frekans tam olarak ayrık kapasitörlerin endüktif hale geldiği ve artık PDN ayrışmasına katkıda bulunmadığı noktadır.

C_düzlem = e₀ × e_r × A / d
ε₀ = 8.854 × 10⁻¹² F/m | ε_r = 4.3 (FR-4) | A = örtüşen düzlem alanı (m²) | d = dielektrik kalınlığı (m)
Örnek: 100×100 mm levha, GND ve PWR düzlemleri arasında 4 mil FR-4 → C_düzlem ≈ 3.8 nF

3.8 nF mutlak anlamda küçük olsa da, tüm devre kartı alanına eşit olarak dağılmıştır ve yüksek frekanslarda çok düşük endüktans sunar. Düzlem kapasitansını en üst düzeye çıkarmak için: GND ve PWR düzlemleri arasında 3-4 mil prepreg kullanın (10+ mil çekirdek değil); örtüşen bakır alanını en üst düzeye çıkarın ve gereksiz düzlem kesimlerinden kaçının; ve 100 MHz'in üzerinde 5 mΩ'un altında Z _{hedefi olan kartlar için yüksek εr} gömülü kapasitans malzemelerini (Sanmina C-Ply gibi) göz önünde bulundurun — bu malzemeler, standart FR-4'e göre düzlem kapasitansını 100 kat artırabilir.

PDN Simülasyon Yöntemleri

PDN simülasyonu, tasarlanan ağın imalattan önce hedef empedansa ulaştığını doğrular. Uygulamada, doğruluk sırasına göre artan şekilde üç yaklaşım kullanılır:

• Hesap tablosuna dayalı toplu model: PDN segmentlerini seri RLC ağları olarak modeller. Hızlıdır ve önemli tasarım sorunlarını belirler, ancak düzlemsel rezonansları ve uzamsal etkileri gözden kaçırır. İlk VRM seçimi ve toplu kapasitör sayısı tahmini için en iyisidir.
• S-parametresi PDN simülasyonu (Ansys SIwave, Cadence Sigrity, HyperLynx PI): PCB düzlemlerinin tam EM simülasyonu. Düzlem rezonans tepe noktalarını, anti-rezonans sıfır noktalarını, düzlem bölünmelerinin etkisini ve kapasitör yerleştirme optimizasyonunu yakalar. Z = 0 olduğunda gereklidir._hedef 10 mΩ'un altındadır.
• Zaman alanında simülasyon: IBIS güç modellerinden veya ölçülen dalga biçimlerinden elde edilen gerçekçi IC akım profillerini kullanır. Gerçek anahtarlama koşulları altında doğrudan voltaj düşüşü tahminleri sağlar. En kötü durum onay analizi için en doğru yöntemdir.

5. PDN Ölçümü, Doğrulama ve Sıkça Sorulan Sorular

PCB üretiminden sonra, simülasyon sonuçlarının donanımda da elde edildiğini doğrulamak için tam sistem montajından önce PDN empedansını kontrol edin. Simülasyon ve ölçüm arasındaki tutarsızlıklar en sık olarak hatalı bileşen modellerinden, geçiş yollarında veya konektörlerde modellenmemiş parazitik endüktanslardan veya gerçek dielektrik özellikler tarafından kaydırılan düzlemsel rezonanslardan kaynaklanır.

1 Portlu VNA Ölçümü

VRM ve dekuplaj kapasitörleri takılıyken ve IC çıkarılmış haldeyken, IC güç pini konumunda S11 değerini ölçün. S11 değeri empedansa dönüştürülür:

Z = Z₀ × (1 + S11) / (1 − S11)
Z₀ = 50 Ω (VNA port empedansı). Z < 100 mΩ için, düşük empedans değerlerinde daha yüksek doğruluk için 2 portlu şönt geçişli ölçüm kullanın.

Zaman Alanı Doğrulaması

Sistem tamamen monte edildikten sonra, tam çalışma yükü altında IC güç pininde bir güç rayı probu (minimum 20 MHz bant genişliği, tercihen 1 GHz) kullanın. Şunları doğrulayın: tepe-tepe voltaj dalgalanması izin verilen dalgalanma aralığı içindedir; geçici düşüş minimum çalışma voltajı spesifikasyonunu aşmaz; ve anahtarlamalı regülatör dalgalanma frekansı görünür ve beklenen genlik içindedir.

Sıkça Sorulan Sorular

PDN empedansında anti-rezonans tepe noktasına ne sebep olur?

Bir kapasitör tipinin (SRF'sinin üzerinde endüktif hale gelen) empedansının, bir sonraki kapasitör tipinin (hala kapasitif) empedansıyla kesiştiği yerde bir anti-rezonans tepe noktası oluşur. Bu kesişme noktasında empedanslar birbirini götürmek yerine toplanır ve Z _{hedef değerini} aşabilen bir tepe noktası oluşturur . Bunu bastırmak için, rezonans frekansını yaymak amacıyla biraz farklı değerlere sahip kapasitörler kullanın, paralel olarak dirençli sönümleme kapasitörleri ekleyin veya geçiş frekansında daha yüksek ESR'ye sahip kapasitör tipleri seçin.

PDN bölümlerini izole etmek için ferrit boncuklar kullanabilir miyim?

Ferrit boncuklar, 10-100 MHz'in üzerindeki dijital anahtarlama gürültüsünden hassas analog veya RF hatlarını izole etmek için uygundur. Ferrit boncukları yüksek akımlı dijital besleme yollarıyla seri olarak kullanmayın; empedansları yük altında önemli voltaj düşüşüne neden olur ve doğrusal olmayan davranış VRM kararsızlığına yol açabilir.

Kaç adet VRM fazına ihtiyacım var?

Genel bir kılavuz olarak, standart entegre FET VRM tasarımları için faz başına 10-15 A akım kullanılır. 60 A'lik bir CPU rayı için 4-6 faz kullanılır. 200 A ve üzeri GPU veya yapay zeka hızlandırıcı rayları için ise 12-16 faz tipiktir. Daha fazla faz, çıkış dalgalanmasını azaltır, daha küçük indüktörlere olanak tanır ve daha fazla kontrolör ve FET sayısı pahasına geçici tepki bant genişliğini iyileştirir.

Güç bütünlüğü ile ilgili konular için, ayırma kapasitörünün yerleştirilmesi , güç düzlemi tasarım teknikleri , eş zamanlı anahtarlama gürültüsünün azaltılması ve çok katmanlı PCB yığın tasarımı hakkındaki kılavuzlarımıza bakın . Highleap Electronics, PDN tasarım incelemesi ve yüksek hızlı PCB üretimi hizmeti sunmaktadır. Projeniz için fiyat teklifi isteyin .