ブラインドビア: PCB の上面と底面に位置するこれらのビアは、一定の深さを持ち、表面トレースを内層トレースに接続するために使用されます。通常、穴の深さは一定の比率（直径）を超えません。
埋め込みビア: これらは、PCB の内層内に位置し、基板の表面まで伸びていないビアです。これらのタイプのビアはどちらも PCB の内層内に位置し、スルーホール形成プロセスを使用して積層前に形成され、ビア形成中にいくつかの内層が重なる場合があります。
貫通ビア: これらのビアは PCB 全体を貫通し、内部相互接続またはコンポーネントの取り付け穴として使用できます。

製造プロセスでの実装が容易でコストが低いため、大多数のプリント基板では、他の 2 種類のビアではなくスルービアが使用されています。特に指定がない限り、以下で説明するビアはスルービアとみなされます。

設計の観点から見ると、ビアは主に 2 つの部分で構成されます。

ビアの構成要素と設計上の考慮事項： PCB設計におけるビアは、中央のドリル穴とそれを囲むパッド領域で構成され、これらの寸法によってビア全体のサイズが決まります。高速かつ高密度なPCB設計では、配線スペースを最適化し、寄生容量を低減することで高速回路への適合性を高めるため、ビアサイズを最小限に抑えることが重要です。
コストとサイズの制約：しかし、サイズを小さくすると、穴あけ時間の延長や、穴あけやめっきなどの工程における位置決め誤差の可能性から、製造コストが増加します。穴の深さが直径の6倍を超えると、穴壁全体に均一な銅めっきを施すことが難しくなり、コストと製造性の両方に影響を及ぼします。
技術革新とマイクロビア：レーザー加工技術の最近の進歩により、より小さなビアの使用が可能になりました。直径6ミル以下のビアはマイクロビアと呼ばれ、HDI設計で一般的に使用されています。これらのマイクロビアは、ビア・イン・パッド構成をサポートし、回路性能を大幅に向上させ、PCB上の配線スペースを節約します。
信号完全性に関する懸念：ビアは伝送線路にインピーダンスの不連続性をもたらし、信号反射を引き起こす可能性があります。ビアのインピーダンスは伝送線路のインピーダンスよりも約12%低いため、インピーダンスがわずかに低下します。しかしながら、適切な設計手法と製造技術により、実際の反射係数は最小限に抑えられ、通常は0.06程度となります。
寄生容量と寄生インダクタンス：PCB設計におけるビアに関連する主な課題は、容量やインダクタンスといった寄生効果の管理です。これらの要素は、信号品質の維持と伝送損失の最小化が最重要となる高周波設計において特に重要です。

寄生容量とビアのインダクタンス

ビアの寄生容量

ビア自体にはグランドに対する寄生容量があります。グランド層上のビアの分離穴の直径が D2、ビアのパッド直径が D1、PCB の厚さが T、基板の誘電率が ε であることがわかっている場合、ビアの寄生容量は次のようになります。 :

C=1.41εTD1/(D2−D1)

ビアの寄生容量は主に信号の立ち上がり時間に影響を与え、回路の速度を低下させます。たとえば、厚さ 50 ミルの PCB の場合、内径 10 ミル、パッド直径 20 ミルのビアが使用され、パッドとグランド銅領域間の距離が 32 ミルの場合、寄生ビアの静電容量は次のように概算できます。

C=1.41×4.4×0.050×0.020/(0.032−0.020)=0.517pF

この静電容量によって生じる立ち上がり時間の変化は次のとおりです。

T10−90=2.2C(Z0/2)=2.2×0.517×(55/2)=31.28ps

単一ビアの静電容量が立ち上がり時間に及ぼす影響はあまり明らかではありませんが、層間スイッチングの配線でビアが複数回使用される場合、設計者はそれを慎重に考慮する必要があります。

ビアの寄生インダクタンス

ビアの寄生インダクタンス同様に、ビアには寄生容量がありますが、寄生インダクタンスもあります。高速デジタル回路の設計では、ビアの寄生インダクタンスによって引き起こされる害は、寄生容量よりも大きいことがよくあります。その寄生直列インダクタンスはバイパス容量の寄与を弱め、電源システム全体のフィルタリング効果を弱めます。

次の式を使用して、ビアのおおよその寄生インダクタンスを計算できます。

L=5.08h[ln(4h/d)+1]

ここで、L はビアのインダクタンス、h はビアの長さ、d は中央のドリル穴の直径です。式から、ビアの直径はインダクタンスに比較的小さな影響を与えますが、ビアの長さはインダクタンスに影響を与えることがわかります。上の例を使用すると、ビアのインダクタンスを次のように計算できます。

L=5.08×0.050[ln(4×0.050/0.010)+1]=1.015nH

信号の立ち上がり時間が 1 ns の場合、その等価インピーダンスは次のようになります。

XL=πL/T10−90=3.19Ω

高周波電流が流れる場合、このようなインピーダンスは無視できません。特に、バイパスコンデンサを電源層とグランド層に接続する場合、2 つのビアを通過する必要があり、ビアの寄生インダクタンスが 2 倍になります。

高速 PCB のビア設計

上記のビアの寄生特性の分析を通じて、高速 PCB 設計では、一見単純なビアが回路設計に重大な悪影響をもたらす可能性があることがわかります。

ビアの寄生効果による悪影響を軽減するには、次の内容を可能な限り設計に配置することができます。

コストと信号品質の両方を考慮して、適切なサイズのビアを選択してください。たとえば、6 ～ 10 層のメモリモジュールの PCB 設計の場合、直径 10/20 ミル (ドリルホール/パッド) のビアを使用することをお勧めします。一部の高密度小型基板の場合は、8/18 ミルのビアを使用してみることもできます。現在の技術条件では、より小さなビアを使用することは困難です。電源ビアまたはグランドビアの場合は、インピーダンスを下げるためにより大きなサイズを使用することを検討してください。

上で説明したように、より薄い PCB を使用することは、ビアの 2 つの寄生パラメータを減らすのに有益です。
インダクタンスが増加するため、電源ピンとグランドピンはビアのできるだけ近くに配置する必要があり、ビアとピンの間のリード線はできるだけ短くする必要があります。同時に、インピーダンスを下げるために、電源とグランドのリード線をできるだけ太くする必要があります。

PCB 上の信号配線にビアの使用を最小限に抑えるようにしてください。つまり、不必要なビアを減らすようにしてください。
信号がレイヤーを変更するビアの近くにアースビアをいくつか配置し、近くに信号のリターンパスを提供します。 PCB 上に多数の冗長接地ビアを配置することもできます。もちろん、設計には柔軟性や変更性も必要です。

ビアモデルに関する上記の説明は、各層にパッドがあることを前提としています。場合によっては、一部のレイヤーのパッドを減らしたり、削除したりすることもできます。特にビアの密度が非常に高い場合、銅層にスロットがバリアループを形成する可能性があります。ビアの位置を移動することに加えて、銅層上のビアのパッドのサイズを小さくすることも検討できます。

結論

PCB ビアは多層 PCB の重要なコンポーネントであり、製造コストのかなりの部分を占めます。ビアは、層間の電気接続を提供するか、コンポーネントの固定具として機能するかという機能に基づいて分類されます。プロセスの観点から、ビアはブラインドビア、埋め込みビア、および貫通ビアに分類されます。ブラインドビアと埋め込みビアは PCB の内層内に配置されますが、スルービアは基板全体を通過します。

設計者は、高速・高密度プリント基板において、配線スペースを最大化し、寄生容量を低減するために、ビアの小型化を目指しています。しかし、穴あけやめっきといった製造上の制約により、サイズ縮小には限界があります。レーザー穴あけ技術の発展により、マイクロビアの使用が可能になり、回路性能の向上と省スペース化が実現しました。

その利点にもかかわらず、ビアは伝送ラインにインピーダンスの不連続性をもたらし、信号反射を最小限に抑える可能性があります。ビアに関する主な問題は寄生容量と寄生インダクタンスに関連しており、高速デジタル回路の信号速度とフィルタリングに影響を与える可能性があります。これらの影響を軽減するには、設計者は高速 PCB 設計におけるビアのサイズ、配置、配線戦略を慎重に検討する必要があります。

今すぐ PCB アセンブリの見積もりをリクエストする