Diretrizes de PCB HDI para placas-mãe de servidor

Critérios de adoção de HDI para placas-mãe de servidor

Construção de placas-mãe para servidores: exemplos de empilhamento HDI , regras de microvias/VIPPO, materiais, verificação de impedância e dicas de DFM para reduzir custos e prazos de entrega. Placas-mãe para servidores e placas aceleradoras de IA levam a densidade, a largura de banda e o consumo de energia muito além dos projetos padrão. O uso de HDI se justifica quando:

• Pacotes de tom fino dominar (soquetes de CPU, chipsets, BMC, retimers; BGAs em ≤ 0.5 mm, até 0.3–0.4 mm com VIPPO).
• Tecidos de alta velocidade (retimers PCIe Gen5/6, CXL, NVLink/PCIe) exigem transições verticais curtas e stubs mínimos.
• Topologias de memória (DDR5 RDIMM/LRDIMM, mezaninos/módulos HBM) precisam de impedância e inclinação rigorosamente controladas.
• Pressão de escape de E/S em torno das pegadas de CPU/GPU, caso contrário, explodiria a contagem de camadas ou forçaria um back-drill pesado.
• Restrições mecânicas (Esboços de placa de servidor/EEB/CEB, keep-outs, dissipadores de calor, reforços) limitam os canais de roteamento.

Dos critérios de adoção de HDI às opções de empilhamento para placas-mãe de servidor

Você definiu por que o HDI é necessário. Esta seção transforma esses critérios em como configurar o empilhamento para que a densidade de roteamento, SI/PI, confiabilidade e montagem estejam alinhados.

Entradas de design → O que elas impulsionam no empilhamento

• Passo BGA e densidade de E/S → Ordem HDI (camadas µvia externas primeiro), estratégia escalonada vs. empilhada, escopo VIPPO, alvos de anel anular e contagem de ciclos de laminação.
• Tecidos de alta velocidade (PCIe Gen5/6, CXL, retimers) → transições µvia da camada externa para minimizar stubs, seleção de classe de perda dielétrica, adjacência de plano estreito e quaisquer resíduos de perfuração reversa controlados.
• Topologia de memória (DDR5 RDIMM/LRDIMM, módulos HBM) → opções de espalhamento de vidro, opções de degrau dielétrico, controle de inclinação e estratégia de cupom por topologia.
• Energia e térmicas → zoneamento de peso de cobre, via fazendas/matriz térmica, cobre simétrico para conter deformação do painel, alvos de arco/torção.
• Envoltório mecânico (EEB/CEB, dissipadores de calor, reforços) → disponibilidade de canais de roteamento, orçamento de camadas, acionamento por manutenção externa via planejamento.
• Montagem e teste → Planaridade VIPPO, regras de estêncil para passo 01005/0.3 mm, janelas de raios X, acesso ICT/varredura de limites.

Fluxo de seleção prático

1. Corrigir pitches BGA e padrões de escape em torno de pegadas de CPU/GPU/ASIC.
2. Escolha a ordem de HDI mais baixa que escape facilmente usando µvias escalonadas sempre que possível.
3. Bloqueie uma única família dielétrica por painel e suas metas de impedância; resolva larguras/espaços com tolerância de revestimento da camada externa.
4. Balanceie o cobre e confirme os ciclos de laminação; adicione µvias empilhadas somente quando o roteamento provar que é necessário.
5. Defina especificações de preenchimento/planaridade VIPPO; coloque cupons de impedância e regiões de amostra de raios X.
6. Execute FA com impedância + microseções; faça pequenos ajustes dielétricos e, em seguida, congele a pilha de produção em massa.

Resultados típicos para placas-mãe de servidor

• Rodapé de rack convencional: ordem de IDH baixa a média; µvias na camada externa, estruturas enterradas limitadas; ciclos de LAM mínimos. Esses projetos geralmente formam a base para conjunto de PCB da placa-mãe do servidor projetos.
• Portadora densa de GPU/acelerador: VIPPO sob BGAs de passo fino, vias enterradas seletivas; ordem HDI média com balanceamento cuidadoso de cobre. Esses layouts são cada vez mais relevantes para Placas-mãe de IA, onde predominam tecidos de alta velocidade e roteamento apertado.
• Placas de classe OAM/SXM: densidade extrema de E/S; ordem HDI mais alta, controles rigorosos de planaridade e processo, sensibilidade a custos não linear. Essas configurações de ponta se alinham com Fabricação de PCB de hardware de computação de IA .

Diretrizes HDI DFM para placas-mãe de servidor: dos exemplos à produção

Com os exemplos de empilhamento de PCB HDI para placas-mãe de servidor em mente, o próximo passo é converter esses elementos visuais em um empilhamento viável que atenda às metas de custo, rendimento e prazo de entrega. Utilize as seguintes regras de DFM (Design for Manufacturing) para manter-se dentro de uma janela de fabricação estável.

Roteamento e tamanhos de recursos

• Traço/espaço (externo/interno): 75/75 µm é o valor típico. Se a sua meta for 60/60 µm, confirme a espessura e a impedância do cobre para que as margens de galvanização não se desloquem em relação ao SI.
• Microvias a laser: Diâmetro de 75–100 µm, proporção de aspecto ≤ 1:1, anel anular ≥ 50–60 µm para confiabilidade e rendimento de galvanoplastia.
• Escalonado vs. empilhado: Prefere cambaleou microvias; se o empilhamento for inevitável, limite a ≤ 2 pares empilhados por lado.
• Mistura cega/enterrada: Minimize a contagem de laminação; uma estrutura 1+N+1 geralmente supera 2+N+2 para placas-mãe de servidor em termos de custo e cronograma.
• Perfuração em cobre (camadas internas): ≥ 200 µm para reduzir o risco de CAF e a sensibilidade à variação da perfuração.

VIPPO, Máscara de Solda e Panelização

• VIPPO (via-in-pad, revestido): Especifique o IPC-4761 Tipo VII, o material de preenchimento, a porcentagem mínima de preenchimento e a espessura da sobrechapa. Defina uma meta de planaridade antecipadamente.
• Máscara BGA de passo fino: Para escapes não VIPPO, mantenha a barreira da máscara ≥ 80–100 µm para evitar a absorção de solda.
• Balanço de cobre: Mantenha a simetria e adicione proteção contra roubo onde a cobertura local for > 60% para controlar a deformação em rodapés grandes.
• Panelização: Use 18″×24″ ou 21″×24″ e mantenha uma única família de resina por painel para estabilizar a impedância e o rendimento.

Alavancas de Custo Primário e Prazo de Entrega

• Ciclos de laminação: maior driver — selecione a ordem de HDI mais baixa que escapa claramente dos seus BGAs.
• Contagem de microvias e altura da pilha: favor escalonado para proteger o rendimento do revestimento e o tempo do ciclo.
• Sistemas de materiais: uma família de resina por painel reduz a variabilidade e simplifica a qualificação.
• Acabamento de superfície: ENIG / ENEPIG / OSP — escolha para fluxo de montagem e contagem de refluxo.
• Tolerâncias: Especificações rigorosas de impedância, espessura e deformação aumentam o tempo e o custo do processo — mantenha-as apenas onde são importantes.

Como a Highleap Electronics ajuda as equipes de placas-mãe de servidores

• Co-design do Stackup: traduza seu empilhamento de exemplo em uma construção fabricável com materiais confirmados, etapas dielétricas e tolerâncias de galvanoplastia.
• Sinalização de impedância: fornecer design de cupom e bandas de aceitação; executar FA com impedância e microseções antes da produção em massa.
• VIPPO e via qualidade: definir especificações de preenchimento/planaridade, amostragem de raios X e critérios de vazio para proteger o rendimento do BGA.
• DFM baseado em risco: entregar uma lista classificada (SI/PI, empenamento, perfuração em cobre, estratégia de painel) com mitigações práticas.
• Opções de compilação: protótipo, piloto e PCB HDI de volume + PCBA pronto para uso para placas-mãe de servidor e placas relacionadas (OCP NIC, risers PCIe, backplanes NVMe).

Pronto para analisar seu projeto? Compartilhe suas impedâncias alvo, preferências de materiais e dados de fabricação (Gerber/ODB++/IPC-2581). Retornaremos uma proposta de empilhamento de camadas, notas de DFM (Design for Manufacturing) e análises claras de compensações — priorizando a engenharia e pronto para produção.

Seleção de materiais e controle de impedância para PCBs HDI de placas-mãe de servidores

Escolha sistemas dielétricos para a taxa de dados alvo e perfil térmico, então bloqueie a impedância com cupons antes dos primeiros artigos.

Estratégia de materiais

• Taxas de dados: NRZ de 10–28 Gbps pode se adaptar a FR-4+ de baixa perda; ≥ 28 Gbps ou PAM4 normalmente requer sistemas de resina de média/baixa perda.
• Vidro e resina: Modelo Dk/Df, estilo de vidro, conteúdo de resina e rugosidade de cobre; considere espalhar vidro ou roteamento em polarização para mitigar a distorção induzida pela trama em DDR5.
• Robustez térmica: Use dielétricos de alta Tg (≥ 170 °C) e baixo CTE para multirrefluxo e choque térmico comuns na montagem de placas-mãe de servidores.
• Conformidade e confiabilidade: Se forem necessários limites sem halogênio, sem estanho ou CAF, informe os métodos de teste e limites nas especificações.

Fluxo de Sinalização de Impedância

1. Forneça uma tabela de impedância alvo (por exemplo, 50 Ω SE / 100 Ω Diff, ±10%) com a topologia do plano de referência pretendido por camada.
2. Receba empilhamentos candidatos com larguras/espaços resolvidos de volta e tolerâncias de revestimento da camada externa.
3. Congele conjuntamente a espessura do cobre acabado, as tolerâncias dielétricas, o design/posicionamento do cupom e as faixas de aceitação.
4. Execute a impedância do primeiro artigo e a microseção; faça pequenos ajustes se necessário e, em seguida, bloqueie o empilhamento de produção em massa.

Notas prontas para cópia para placas-mãe de servidores

Impedância controlada: 50 Ω SE / 100 Ω Diff (±10%). Use cupons de empilhamento e padrão confirmados pelo fornecedor; as larguras das camadas externas incluem a margem de galvanoplastia.
Material: Família única de baixa perda em todos os dielétricos; estilo de vidro e teor de resina consistentes para manter Dk/Df estáveis. Misturas entre famílias não são permitidas.

Microvias, VIPPO e Assembly co-design para placas-mãe de servidor

A confiabilidade em placas-mãe de servidor depende da estrutura da via, preenchimento/planaridade e perfil de refluxo — trate-os como um circuito fechado.

Via Qualidade e Planaridade

• Por meio da qualidade do preenchimento: Defina o tipo de preenchimento, % mínimo de preenchimento e planarização/sobreposição (por exemplo, ≥ 20 µm) nas notas de fabricação.
• Planaridade VIPPO: Impulsiona a molhagem e a eliminação de resíduos de BGA; inclui amostragem de raios X e avaliação de resíduos em FA (alvo < 10–15%).
• Modos de falha conhecidos: Rachaduras no joelho da microvia, recessão da resina e eletromigração nas transições; valide com multirrefluxo (por exemplo, 6× a 260 °C) e IST/choque térmico, conforme necessário.

Lista de verificação de colaboração de montagem

• Perfil de refluxo: Alinhe-se à química Tg/CTE e VIPPO; evite pico de temperatura/TAL excessivo que aumenta o estresse metal-resina.
• Escapadas do BGA: Prefira VIPPO; caso contrário, gerencie represas/janelas de máscara de solda para evitar a absorção em passo fino.
• Controle de distorção: Pilha simétrica, equilíbrio de cobre e ferramentas/suporte adequados; defina a especificação de deformação do painel (por exemplo, ≤ 0.7%).
• Preparação para recursos finos: Para BGAs de passo 01005 ou 0.3 mm, coordene as aberturas do estêncil, as tolerâncias e quaisquer aumentos/reduções locais.
• Acabamento de superfície: ENIG para passo fino geral; ENEPIG para soldagem mista/ligação de fios; OSP é econômico, mas sensível à contagem de refluxo; ImmAg/ImmSn precisam de armazenamento e controles de enxofre/whisker de estanho.

Lista de verificação do pacote RFQ da placa-mãe do servidor

• Gerber / ODB++ / IPC-2581 (prefira ODB++ ou IPC-2581)
• Tabela de empilhamento (marca/modelo, espessuras dielétricas, pesos de cobre)
• Alvos de impedância e requisitos de cupom
• Gráfico de perfuração (laser/mecânico, VIPPO, perfuração reversa, enterrado)
• Acabamento, máscara de solda/legenda, classificação de inflamabilidade
• Regras de panelização e despainelização (corte em V/rota de tabulação), tolerâncias críticas de contorno
• Para PCBA: BOM, centróide (XYRS), orientação de estêncil, perfil de refluxo de alvo

Pronto para construir? Compartilhe sua configuração de componentes desejada, metas de impedância e dados de fabricação. A Highleap Electronics retornará uma proposta viável para fabricação, uma lista de riscos de DFM/SI/PI classificada e opções claras sobre acabamentos, ciclos de laminação e materiais — priorizando a engenharia e pronta para a produção.

O que fazemos com placas-mãe de servidores

1) Arquitetura e Co-Design de Stackup

• Empilhamentos HDI de 1ª a 8ª ordem compatíveis com o passo BGA, densidade de roteamento e orçamento.
• Planejamento de impedância para PCIe Gen5/6, CXL, DDR5 e cadeias de retimer, incluindo estratégia de plano e continuidade do caminho de retorno.
• Design e posicionamento de cupons para sinalização de impedância controlada; orientação sobre mitigação de trama de vidro e equilíbrio de cobre.
• Análise de compensação entre perfuração reversa e HDI para minimizar tocos e ciclos de laminação.

2) Revisão do DFM com Registro de Risco Classificado

• Linha/espaço, proporção de microvia, estratégia empilhada vs. escalonada, requisitos VIPPO, drill-to-copper e regras de máscara perto de BGAs de passo fino.
• Uma lista classificada por gravidade (impacto, causa raiz, correção) para que sua equipe de layout saiba exatamente o que mudar e por quê, antes dos protótipos.

3) Estratégia de Material e Acabamento

• Seleção entre sistemas de resina de baixa perda a ultrabaixa perda com base na taxa de dados, perfil térmico e risco de fornecimento.
• Uma única família de resina por painel, sempre que possível, para estabilizar a impedância e o rendimento.
• Compensações de acabamento (ENIG / ENEPIG / OSP / ImmAg / ImmSn) alinhadas ao fluxo de montagem e contagem de refluxo.

4) NPI, FA e versões piloto

• Primeiros artigos com medidas de impedância e micro-seções; amostragem de raios X de regiões VIPPO e BGA de passo fino.
• Opções DOE para parâmetros de preenchimento/planaridade, controle de distorção e estêncil/refluxo em passo de 01005 / 0.3 mm.
• Verificações de confiabilidade coordenadas conforme necessário (por exemplo, ciclo térmico, IST) com critérios de aceitação claros.

5) PCBA pronto para uso para programas de servidor

• Design de estêncil (aberturas, aumentos/diminuições), perfil de refluxo compatível com a química Tg/CTE e VIPPO.
• SPI, AOI, raio X, sonda voadora/ICT quando aplicável; integração de cadeia de varredura de limites/JTAG e colaboração básica de chicote funcional.
• Capacidade de retrabalho em BGAs de passo fino e CPUs/ASICs grandes; serialização/rastreabilidade e documentação em nível de lote.

6) Placas relacionadas no mesmo programa

• Backplanes (NVMe/SAS/SATA), placas risers/retimers PCIe, placas de rede OCP/mezzer, placas de distribuição de energia, placas controladoras e de gerenciamento de ventiladores, PCBs de E/S do painel frontal. Frequentemente, fazem parte de grandes fabricação de PCB de servidor programas.
• Sempre que possível, alinhe empilhamentos/famílias de materiais em todas essas placas para simplificar o controle de impedância, cupons, fornecimento e qualificação.

7) Suporte à Cadeia de Suprimentos e ao Ciclo de Vida

• Viabilidade e alternativas de BOM, alinhamento de AVL, chamadas de risco de LTB/EOL e propostas de segunda fonte.
• Pacotes de documentação em nível de lote (dados de materiais, resultados de testes, viajantes) e suporte de FA para quaisquer retornos de campo.

8) Construa de acordo com seus critérios de aceitação

• Fabricamos de acordo com os padrões e critérios de aceitação especificados pelo cliente (por exemplo, IPC-A-600/610 Classe 2/3, quando especificado), com dados de medição anexados aos primeiros artigos. Para aplicações orientadas ao desempenho, essa abordagem está em estreita sintonia com fabricação de PCB de computação de alto desempenho e Fabricação de GPU PCB.