Testarea electrică a sondei volante PCB vs. ICT vs. FCT

Inginerii care caută soluții pentru testarea electrică a PCB-urilor își doresc rareori același lucru. Unii aleg între o sondă mobilă și un dispozitiv de fixare ICT. Alții urmăresc scurtcircuitele, întreruperile sau defectele de impedanță. Alții au nevoie de un producător care se angajează să efectueze teste electrice 100%, cu documentație per lot. Unii scriu o specificație de testare și trebuie să știe exact ce praguri și metode să specifice. Și unii trebuie să înțeleagă rolul inginerului CAM - deoarece deciziile luate înainte de rularea primei plăci determină dacă programul de testare detectează defecte reale sau produce rapoarte de trecere care omit defectele critice.

Obțineți PCB cu test electric 100%

Testarea electrică a PCB-urilor bare-Board vs. asamblate

Testarea electrică a PCB-urilor are loc în două etape distincte, iar acestea identifică diferite clase de defecte - niciuna nu o înlocuiește pe cealaltă.

Testul electric al plăcii neizolate este efectuat înainte de amplasarea componentelor. Fiecare rețea este testată pentru continuitate (≤10Ω) și izolație (≥10MΩ la 250VDC). Acesta detectează defectele de fabricație: deschideri și scurtcircuitări cauzate de corodare, greșeli de înregistrare a burghiului, deschideri ale cilindrului de via și scurtcircuitări ale delaminării stratului interior. Suprafața plăcii este complet accesibilă, astfel încât acoperirea rețelei ajunge la 95-99%.

Testul electric post-asamblare se efectuează după lipire. Acoperirea scade deoarece corpurile componentelor blochează accesul sondelor la pad-urile de dedesubt. Pe plăcile cu BGA puternic, acoperirea accesibilă scade de obicei la 60-80%.

Ce garantează de fapt „testarea electrică 100%”

Când un producător se angajează să efectueze teste electrice 100%, înseamnă că fiecare placă goală este testată înainte de expediere - fără prelevare de probe. Aceasta acoperă continuitatea și izolația tuturor rețelelor. Nu garantează automat verificarea impedanței sau inspecția secțiunii transversale - acestea necesită specificații explicite.

La Highleap, testarea electrică 100% a plăcilor neizolate conform IPC-9252 este standard pentru fiecare comandă. Rapoartele de testare per lot sunt livrate împreună cu plăcile. Solicitați formatul raportului înainte de a plasa comanda dacă specificațiile dvs. de achiziție necesită dovezi scrise ale testelor.

Sondă Flying vs. Dispozitiv ICT: Cost, Acoperire și Când să Se Utilizeze Fiecare

Când să folosiți fiecare

• <100 plăci / prototipuri: Sondă mobilă întotdeauna. Investiția în dispozitive de fixare nu este justificată; sunt așteptate revizii.
• 100–500 de plăci: Sondă mobilă pentru placă goală. ICT numai dacă layout-ul o permite și designul este stabil.
• 500–5,000 de plăci/an: Evaluați în funcție de necesarul de producție. Un dispozitiv de fixare de 1,000 USD la 500 de unități = 2 USD/placă — de obicei merită atunci când timpul de ciclu contează.
• >5,000 plăci/an: Dispozitiv ICT pentru debit; sondă mobilă doar pentru rețele geometric inaccesibile.
• HDI cu microviauri: Sonda volantă gestionează mai bine plăcuțele microvia. Funcționează pe bază de hibrid: ICT pentru rețele principale, sonda volantă doar pentru rețele microvia.
• Revizuiri frecvente / cu mix ridicat: Sonda mobilă evită învechirea corpurilor de fixare — nu este necesară reconstrucția la revizia plăcii.

De ce acoperirea BGA scade sub 70%

Capsulele BGA, QFN și LGA se află deasupra îmbinărilor lor de lipire — sondele nu le pot atinge din exterior. Pe o placă cu trei BGA-uri mari, 30-40% din rețele pot să nu aibă un punct de sondă accesibil pe niciuna dintre părțile plăcii. Soluții: adăugați fire de testare pentru rețelele BGA critice în timpul layout-ului; utilizați scanarea boundary (JTAG) pe circuitele integrate compatibile; sau acoperiți subsistemele inaccesibile cu teste funcționale.

Reguli de proiectare a punctelor de testare PCB pentru acoperire completă

Acoperirea testului este determinată în timpul proiectării PCB-ului — nu de către inginerul de testare după ce plăcile sunt construite. Aceste reguli trebuie aplicate înainte de finalizarea rutării.

Cerințe privind instalațiile ICT

• Diametrul plăcuței de testare: 1.0 mm de preferință, minim absolut 0.80 mm
• Distanță față de corpul componentei: 2.5 mm sau mai mult
• Spațierea plăcuțelor de testare: 2.54 mm este de preferat; minim 1.27 mm. Sub 1.27 mm este nevoie de un dispozitiv de fixare personalizat la un cost mult mai mare.
• Plasare pe o singură parte: Reduce costul accesoriilor cu 40-60% prin eliminarea celei de-a doua plăci de fixare
• Țintă de acoperire: Minim un punct de testare per rețea; unul per nod de rețea pentru capacitatea de izolare a defecțiunilor

Cerințe pentru sonda zburătoare

• Pad minim: 0.30 mm — fără constrângere de grilă, ambele părți accesibile, pad-uri microvia accesibile
• Niciun tip de sondă nu poate ajunge la rețele fără un pad accesibil la suprafață. Rețelele aflate în întregime sub pachete BGA necesită metode suplimentare, indiferent de alegerea sondei.

Omiterea punctelor de testare pentru a economisi suprafață pe placă are întotdeauna aceleași rezultate: o sondă lentă cu acoperire incompletă, un dispozitiv de fixare ICT cu o acoperire de 50-60% care oferă o încredere falsă sau nicio testare electrică automată a PCB-ului. Cuprul punctului de testare nu costă nimic la fabricație.

Acoperire de testare PCB: Cum se calculează înainte ca aspectul să fie final

Acoperire netă vs. acoperire nod

„Test electric 100%” înseamnă că 100% din rețele au cel puțin un punct de testare accesibil — nu înseamnă că fiecare nod este testat independent. O rețea cu cinci noduri testată doar de la capetele sale lasă trei noduri intermediare verificate prin inferență. O îmbinare marginală rece la un nod din mijloc cu o rezistență de 7Ω la un prag de 10Ω trece nedetectată.

Trei indicatori care contează:

• Acoperire netă: % din totalul plaselor cu cel puțin un punct accesibil. Ținta este de 100% pe placă goală.
• Acoperire nod: % din toate nodurile de rețea (plachete, joncțiuni, fire de curent) sondate direct. >80% este solid; <60% necesită documentație și atenuare.
• Acoperire defecțiuni: % din toate tipurile de erori posibile pe care programul de testare le poate detecta — cel mai semnificativ număr și cel mai greu de cuantificat fără instrumente de simulare a testelor.

Calculul acoperirii înainte de finalizarea machetei

1. Exportați lista completă de rețele cu numărul de noduri din instrumentul CAD PCB
2. Semnalați fiecare plasă: are cel puțin o placă accesibilă (≥1.0 mm pentru dispozitivul de fixare, ≥0.30 mm pentru sonda mobilă)?
3. Plase acoperite ÷ plase totale × 100 = acoperire estimată a plasei
4. Dacă este sub 85%: adăugați acum fișe de testare sau pad-uri, înainte de finalizarea layout-ului.

Rata de evitare a defectelor prin strategia de testare

Testarea impedanței, testele Hipot și RF pentru PCB-uri de mare viteză

Verificarea impedanței TDR

Testul standard de continuitate confirmă existența unei urme - nu verifică impedanța acesteia. O urme gravate cu 3 µm mai înguste decât cea proiectată măsoară rezistența corectă la curent continuu, dar poate fi de 53 Ω în loc de 50 Ω - o problemă de integritate a semnalului invizibilă pentru testele electrice standard ale PCB-urilor.

TDR (reflectometrie în domeniul timpului) injectează o margine rapidă a tensiunii și măsoară forma de undă reflectată. Acceptare standard: ±10% din valoarea nominală; proiectele stricte specifică ±5%. Pentru a face din acesta un produs final de producție, specificați un cupon TDR în panou: o urmă cu geometrie identică care se întinde de-a lungul marginii panoului, cu stratul, planurile de referință, lățimea urmei, impedanța țintă și toleranța scrise în notele de fabricație. Un cupon per panou per specificație de impedanță. Fără aceasta, nu aveți dovezi ale impedanței specifice lotului.

Pentru plăcile de circuite imprimate cu impedanță controlată — DDR5, PCIe, USB 3.x, RF — TDR nu este opțional.

Testarea Hipot

Hipot aplică tensiune ridicată între rețelele izolate pentru a verifica dacă nu există o cale de defectare la tensiunea de funcționare. O pereche care prezintă 10MΩ la 250VDC se poate defecta totuși la 500V dacă este prezentă o gaură la nivelul măștii sau o cale de contaminare. Necesar pentru dispozitive medicale (IEC 60601: 1,500–4,000V), electronică de putere auto peste 48V (500–1,000V), izolarea rețelelor industriale (IEC 61010: 1,000–1,500V) și conformitatea cu reglementările privind sursele de alimentare (IEC 62368: 1,500–3,000V). Cost: 0.20–0.80 USD/placă. Aplicat 100% în Clasa 3 și programe medicale.

Analiza rețelei RF peste 1 GHz

Pentru testarea PCB-urilor RF peste 1 GHz, analiza rețelei vectoriale (VNA) măsoară parametrii S - pierderea de inserție, pierderea de retur și izolarea portului - pe toată frecvența. Utilizată pentru verificarea primului articol și eșantionarea statistică. Necesară pentru modulele RF, circuitele de antenă și rețelele de filtrare peste 1 GHz.

AOI, radiografie și test funcțional după asamblare

AOI

Inspecția optică automată rulează după fiecare trecere de reflow SMT la 30–120 de secunde per placă, 100% din panouri. Detectează componentele lipsă, polaritatea inversată, componentele pasive defecte, punțile de lipire vizibile și nealinierea plasării BGA. Nu poate vedea sub corpurile capsulare, îmbinările reci care par corecte, piesele cu valoare greșită sau golurile de lipire din interiorul îmbinărilor.

Raze X

Imagini cu raze X ale îmbinărilor de lipit sub încapsulare BGA, QFN și LGA — detectând punți în interiorul matricei de bile, deschideri și goluri peste 25% din suprafața bilei. Funcționează 100% pe produse de înaltă fiabilitate și toate lucrările de refacere BGA; primul articol plus eșantionare statistică pentru producția standard.

Test de circuit funcțional

Testarea circuitelor funcționale alimentează placa și îi exersează funcționarea reală. Aceasta detectează ceea ce niciun test electric nu poate detecta: plăci cu componente corecte și asamblare curată, care totuși nu îndeplinesc specificațiile - firmware greșit, sincronizare marginală, erori legate de proiectare. Costul corpurilor de iluminat personalizate: 5,000 USD - 50,000 USD+. Justificat peste aproximativ 1,000 de unități/an atunci când costul de returnare pe teren depășește dezvoltarea corpurilor de iluminat.

Cum construiește inginerul CAM programul de testare electrică

Majoritatea inginerilor tratează testarea electrică a PCB-urilor ca pe ceva ce se întâmplă plăcii finite. În practică, deciziile care determină calitatea testării sunt luate mai devreme - de către inginerul CAM, înainte de începerea producției.

Patru lucruri pe care inginerul CAM le face înainte ca prima placă să funcționeze

Extragerea și verificarea listei de conexiuni. Inginerul CAM extrage lista de conexiuni de cupru din fișierele Gerber sau ODB++ și o compară cu lista de conexiuni proiectată de IPC-356. Discrepanțele - pad-uri pe stratul greșit, conexiuni lipsă, conexiuni suplimentare - sunt detectate înainte de construirea plăcii. Fără un fișier IPC-356, programul de testare este construit doar din geometria Gerber, ceea ce înseamnă că orice discrepanță între Gerber și proiectare nu este detectată până când o placă nu funcționează.

Maparea accesibilității punctelor de testare. Fiecare rețea este mapată în raport cu punctele de acces la sonde disponibile. Rețelele fără punct accesibil sunt marcate oficial ca netestabile. Un inginer CAM care ignoră în mod silențios rețelele inaccesibile produce un raport care arată că 100% din rețelele testate au trecut testul - în timp ce o fracțiune semnificativă nu a fost niciodată testată. Această distincție face diferența dintre un raport de acoperire și o afirmație de acoperire.

Atribuirea pragurilor în funcție de clasa de rețea. Șinele de alimentare, rețelele de semnal, rețelele de izolare de înaltă tensiune și rețelele RF au fiecare cerințe diferite de continuitate și izolare. Inginerul CAM atribuie praguri rețea cu rețea conform specificațiilor dumneavoastră. Dacă specificați doar „IPC-9252”, se aplică valori implicite standard, care pot să nu corespundă nevoilor reale ale proiectului dumneavoastră.

Optimizarea traiectoriei palpatorului în mișcare. Inginerul CAM programează secvența palpatorului — grupând punctele de testare din apropiere pentru a minimiza deplasarea brațului. O optimizare slabă a traiectoriei adaugă 20-40% la timpul de testare per placă în cazul proiectelor complexe.

Cum arată o inginerie de testare CAM slabă

• Rapoarte de testare care arată o aprobare de 100%, fără a fi dezvăluit un număr net netestabil
• Programe de testare construite doar din Gerber, fără comparație cu netlist-ul de proiectare
• Un singur prag de continuitate de 10Ω aplicat tuturor rețelelor, indiferent de funcție
• Fără verificare a impedanței activată Proiecte PCB de mare viteză pentru că nimeni nu a întrebat

Când evaluați un furnizor de PCB-uri pentru testarea electrică, întrebați-vă: „Cum gestionați rețelele fără punct de testare accesibil și cum se reflectă acest lucru în raportul de testare?” Răspunsul dezvăluie dacă procesul lor CAM produce date de acoperire reale sau o acoperire care doar pare completă.

Includeți întotdeauna fișierul Netlist IPC-356

IPC-356 este un format standard de listă de rețea, exportabil din majoritatea instrumentelor EDA pentru PCB. Listează fiecare rețea după nume, cu fiecare pad și via land care îi aparține. Acest format permite inginerului CAM să verifice lista de rețea Gerber în funcție de intenția de proiectare, să atribuie praguri specifice rețelei după nume, mai degrabă decât prin inferență geometrică, și să genereze un raport de acoperire a rețelei denumite, pe care proiectanții îl pot citi efectiv. Fără acesta, fiecare rețea este o rețea anonimă, iar programul de testare este construit doar din geometrie. Exportul durează 30 de secunde și previne ambiguitatea care provoacă erori de testare.

Specificații de testare electrică PCB: Ce trebuie să solicitați producătorului

„Test electric 100% conform IPC-9252” este o referință metodologică - nu o specificație. Standardul oferă cadrul; trebuie să definiți valorile de acceptare. O specificație completă include:

• Pragul de continuitate: ≤10Ω implicit. Rețele de putere sau de curent înalt: ≤5Ω sau mai strânse. Specificați după clasa de rețea, nu o singură valoare pentru întreaga placă.
• Prag de izolare: ≥10MΩ la 250VDC implicit. Analog de înaltă impedanță: ≥500MΩ pe perechi specifice de rețea.
• Tensiune de testare: Standard de 250 V CC. Specificați 500 V+ pentru tensiune de funcționare ridicată sau cerințe de izolare reglementată.
• Verificarea impedanței: Geometria cuponului TDR, ținta, toleranța și raportarea per lot. Dacă este omisă, nu există dovezi ale impedanței specifice lotului.
• Metoda de testare și acoperirea: Sondă sau dispozitiv de fixare volant; plase excluse și justificare; procent minim de acoperire acceptabil.
• Inspecția post-asamblare: Osciloscop AOI (100% sau eșantionat); osciloscop cu raze X; revizuire program ICT; inspecția primului articol cerințe.
• Rezolvarea defecțiunilor: Renunțare, relucrare sau acceptare condiționată — cu cerințe de documentație pentru fiecare rezultat.
• Păstrarea înregistrărilor: Formatul raportului de testare per panou, perioada de păstrare și metoda de acces pentru analiza defecțiunilor pe teren.

Trei erori de specificație care creează riscuri ascunse de calitate

• Nicio valoare acceptabilă: „IPC-9252” înseamnă că producătorul aplică propriile setări implicite interne, care s-ar putea să nu corespundă designului dumneavoastră.
• Fără TDR pe plăcile cu impedanță controlată: Fără o specificație a cuponului, nu aveți nicio dovadă de producție că impedanța se încadrează în specificații - aveți doar statisticile de proces ale producătorului.
• Revendicarea unei acoperiri asamblate 100% fără analiză: Lacunele de acoperire BGA care nu sunt recunoscute creează căi de ieșire din defecte care par acceptabile pe hârtie și eșuează pe teren.

Capacitățile de testare electrică a PCB-urilor de la Highleap

Highleap Electronics include testarea electrică 100% ca standard la fiecare comandă de plăci goale:

• Sondă zburătoare: 4 sisteme, precizie de ±15µm — acoperire netă 100% pe fiecare panou, de la prototip până la producție
• Testere universale pentru grile: Pentru comenzi de volum mare, peste 500 de plăci per lot
• Impedanța TDR: Toleranță de ±5%; raport de formă de undă specific lotului inclus cu toate PCB cu impedanță controlată comenzi fără costuri suplimentare
• Hipot: Până la 3,000 V CC pentru aplicații medicale și de izolare de înaltă tensiune
• Aspect de interes post-asamblare: 100% după fiecare trecere de reflow
• Raze X: Verificare a îmbinărilor BGA și QFN 2D și 2.5D — 100% sau eșantionată conform specificațiilor
• Test de funcționare: Dezvoltare de dispozitive de fixare și programe personalizate cu trasabilitate a numărului de serie per unitate
• Documentația de testare: Rapoarte de testare electrică per lot, arhive TDR, pachete pentru primul articol — livrări standard, nu suplimente

Obțineți PCB cu test electric 100% inclus