10-lags PCB-routingregler for DDR5, PCIe og crosstalk

Routingregler for et ti-lags printkort bør udledes af stackup, enhedsdesignvejledninger og kanalanalyse. De bør ikke kopieres fra en generisk tabel med mil-værdier. Lige fysisk længde betyder ikke altid lige elektrisk forsinkelse, en "5W-regel" er ikke en garanti for krydstale, og en protokolgenerering dikterer ikke automatisk et laminat eller en fast residual via stub.

Formålet med denne vejledning er at omdanne elektriske krav til layoutbegrænsninger, der forbliver gyldige under fremstillingen. Den fokuserer på returveje, koblet routing, hukommelsestiming, serielle link-overgange, krydstale og handoff til DFM. Endelige bredder og mellemrum kommer fra den frigivne impedansmodel.

Frys de elektriske regler, før routing begynder

Routing bør ikke begynde med foreløbige dielektriske tykkelser og slutte med en anmodning om, at producenten "justerer stackup'en, så den passer." Ændring af stackup'en ændrer bredde, parafstand, udbredelsesforsinkelse, referencetildeling og undertiden lagkapacitet. Baseline-pakken bør identificere stackup-revisionen, materialekonstruktion, kobber, kontrollerede strukturer, enhedsspecifikke timingregler og de elektriske modeller, der anvendes til de kritiske kanaler.

Brug et regelhierarki. Enheds- eller formfaktorspecifikke krav tilsidesætter en generel virksomhedsregel; en simuleret undtagelse bør dokumenteres; og fabrikationsminimum er grænser, ikke foretrukne routingdimensioner.

Lagtildeling og returvejskontinuitet

Enhver højhastighedsrute har brug for en kontinuerlig referenceleder. På en almindelig signalintegritetsfokuseret ti-lags stackup refererer ydre signaler til tilstødende jordplaner, og udvalgte indre signaler placeres mellem to jordplaner. Denne ordning er nyttig, fordi returstrømmen kan forblive tæt på signalet. Andre stackups kan fungere, men layoutreglerne skal afspejle deres faktiske referencer.

Kør ikke ruten over en referenceopdeling

Når et spor krydser et hulrum eller en sprække i dets referenceplan, omdirigeres returstrømmen rundt om åbningen, hvilket øger sløjfearealet og kobler til andre strukturer. Det er normalt bedre at flytte sporet til et lag med en kontinuerlig reference end at tilføje en kondensator efter layout. Hvis et effektplan bevidst bruges som en højfrekvent reference, skal dets forbindelse til det relevante jorddomæne være en del af designet.

Lagændringer kræver en returovergang

En signalvia flytter fremadstrømmen mellem lag; returstrømmen skal også have en sti mellem den gamle og den nye reference. Jord-til-jord-overgange bruger almindeligvis nærliggende sy-vias. Strøm-til-jord-overgange kan kræve en afkoblingsstruktur placeret, så retursløjfen er acceptabelt lille over det relevante spektrum. "Én jordvia inden for 50 mil" er en heuristisk regel, ikke en universel regel.

Tilstødende signallag

Ortogonal routing kan reducere bredsidekobling mellem tilstødende signallag, men det gør ikke en iboende dårlig stakup uskadelig. Hvor to signallag vender mod hinanden uden et plan imellem dem, skal overlapning begrænses, separationen øges, og parret reserveres til mindre følsomme net. For kritiske serielle links foretrækkes plansepareret routing.

Differentialpar: Geometri, skævhed og overgange

Et differentialpar bør bevare et ensartet elektromagnetisk miljø. Bredde, parafstand, referenceafstand og nærliggende kobber bør forblive inden for den struktur, der bruges til impedansberegning. Korte afsmalninger ved pads kan være uundgåelige, men de bør modelleres eller holdes inden for et valideret fodaftryk.

Intra-pair skevhed er en elektrisk størrelse

Konverter den tilladte tidsforskydning til længde ved hjælp af den faktiske udbredelsesforsinkelse på det rutede lag. Et par, der skifter lag, kan have samme fysiske længde, men ulige forsinkelse, hvis de to spor sampler forskelligt glas, bruger forskellig via-geometri eller støder på forskellige referenceovergange. For meget hurtige links skal du udtrække forsinkelse og tilstandskonvertering i stedet for kun at stole på PCB-værktøjets centerlinjelængde.

Hold de to overgange symmetriske

Signal via-pads, antipads, referencevias og breakout-forbindelser bør være spejlsymmetriske, hvor det er praktisk muligt. Undgå at placere et spor tættere på et planhulrum, monteringshul eller stikafskærmningsfunktion. Hvis polaritetsinversion er tilladt af grænsefladen, skal det bruges bevidst i stedet for at tilføje et langt delefilter for at bevare den visuelle orientering.

Par-til-par-matchning er ikke automatisk påkrævet

Mange serielle modtagere retter op på banerne, så at tvinge alle PCIe- eller SerDes-par til den samme fysiske længde kan medføre unødvendigt tab og meanders. Følg det gældende krav om bane-til-bane-skævhed, men prioriter lavt tab, rene returveje og minimale overgange. Intra-pair-skævhed er normalt mere kritisk end at matche ikke-relaterede baner med hinanden.

DDR5 og andre parallelle hukommelsesgrænseflader

DDR5-begrænsninger afhænger af controllerpakke, DRAM-organisation, modul- eller downtopologi, hastighedsbin, indlæsning og terminering. Den korrekte kilde er controller- og hukommelsesleverandørens designvejledning, understøttet af simuleringsmodeller. En generisk sætning som "DQ skal matche inden for +/-5 mil" kan enten være unødvendigt stram eller usikker for en bestemt platform.

Gruppér regler efter funktion

Definer separate grupper for DQ/DMI i forhold til DQS, differentielt ur, kommando/adresse/kontrol og eventuelle modulspecifikke signaler. Brug forsinkelsesbegrænsninger i picosekunder, hvor det er muligt, da fysisk længde konverteres forskelligt på forskellige lag. Layoutværktøjet kan derefter anvende lagspecifik forsinkelse i stedet for at antage én udbredelseskonstant.

Topologi er vigtig

Kommando/adresse og ur kan bruge en fly-by-topologi i modulbaserede designs, mens datasignaler er kildesynkrone punkt-til-punkt-forbindelser inden for en byte-bane. Down-designs, registrerede moduler og bufferede moduler introducerer forskellig indlæsning og routing. Kopier ikke en DIMM-topologi over på et loddet design uden platformdokumentationen.

Reference og strømintegritet

Hukommelsestiming påvirkes af referenceplanstøj og effektfordeling samt sporlængde. Hold bytebaner i et stabilt referencemiljø, sørg for passende VREF- og VDDQ-behandling, og undgå at placere tuningstrukturer over planåbninger. Simuler samtidig switching- og termineringsadfærd, når platformmarginen er begrænset.

PCIe og serielle højhastighedsforbindelser

For PCIe Gen5 og nyere er rutekvaliteten domineret af frekvensafhængigt tab, stik- og via-diskontinuiteter, krydstale og modekonvertering. Et layoutregelsæt bør derfor omfatte mere end målimpedansen.

PCIe 6.0 bruger PAM4 ved 64 GT/s med den samme 16 GHz Nyquist-frekvens som PCIe 5.0 NRZ, men det er ikke "den samme kanal med dobbelt så mange bits". Overholdelsen, støjen og FEC-konteksten er forskellige. PCIe 7.0 ved 128 GT/s flytter Nyquist-frekvensen til 32 GHz og gør transitionsekstraktion og fremstillingskorrelation mere krævende.

Krydstale, afstand og referenceplanstøj

Den ofte citerede 3W- eller 5W-regel er en geometrisk heuristik. Krydstale afhænger også af dielektrikums højde, parallel længde, aggressorens stigetid, referencestruktur og om linjerne er kant- eller bredsidekoblede. På et tyndt dielektrikum kan en mindre afstand allerede opfylde målet; på tilstødende, ikke-refererede signallag kan en stor afstand stadig være utilstrækkelig.

Indstil et krydstalemål, der er passende til grænsefladen, og brug ekstraktion eller en valideret geometritabel til at omdanne dette mål til afstand. Overvej offerets fulde længde og samtidige aggressorer. Clock-, strobe- og high-swing single-ended-netværk fortjener muligvis mere isolation end uafhængige langsomme kontroller.

Planstøj kan kobles gennem referencestrukturen, selv når spor-til-spor-afstanden er generøs. Hold højstrøms-switching-loops kompakte, brug passende planpar og afkobling, og undgå at tvinge følsomme spor til at referere til fragmenterede effektøer. Krydstale og effektintegritet bør gennemgås sammen på tætte processorer og acceleratorkort.

Længdejustering uden at skabe en ny diskontinuitet

Meandere tilføjer forsinkelse, men tætliggende segmenter kobler sig til hinanden og leverer mindre forsinkelse, end deres centerlinjelængde antyder. De øger også tab og skaber lokal impedansvariation. Brug den bredest mulige afstand mellem tilstødende tuningsegmenter, minimer antallet af vindinger og fordel tuning, hvor det ikke forstyrrer udbrud eller referencekontinuitet.

Der er ingen universel regel om, at tuning skal være nær kilden eller nær modtageren. Placeringen afhænger af topologien og formålet med matchen. For en kilde-synkron bus skal du tune inden for den definerede gruppe og bevare topologien. For et differentialpar skal du korrigere skævhed med en kompakt, symmetrisk funktion, der ikke skaber en lang, ukoblet sektion.

Afrundede hjørner er ikke automatisk påkrævet, og en enkelt 90-graders bøjning er ikke en 15% refleksion i alle geometrier. Brug 45-graders eller buet routing for at opnå fremstillingsevne, parsymmetri og ensartet afstand, men fokuser den tekniske indsats på større diskontinuiteter såsom pads, vias, stik og referenceplanbrud.

BGA-escape, vias og fremstillingsevne

BGA-afstand alene afgør ikke, om HDI er påkrævet. Pad-diameter, loddemaskestrategi, antal rækker, pin-map, tilgængelige routinglag og escape-retning har alle betydning. Nogle enheder med 0.5 mm afstand kan bruge en omhyggeligt designet through-via eller begrænset blind-via-tilgang; andre kræver via-in-pad og flere opbygningslag. Gennemgå den faktiske pakke-fanout i stedet for at anvende en pitch-only-tabel.

Det skal fremgå af via-in-pad'en, om viaen er kobberfyldt, harpiksfyldt og -kapslet, eller om den håndteres ved en anden kvalificeret proces. For stablede mikrovias skal opbygningssekvensen og pålidelighedsplanen aftales. HDI -vejledningen dækker strukturvalg; layoutet skal stadig omfatte opsamlingslande, antipads og keep-outs, der er kompatible med leverandørens registreringskapacitet.

Flugtveje bør også bevare referencekontinuiteten. Tætte antipad-felter kan fjerne for meget plant kobber under en pakke, så strøm- og jordudbrydningen bør gennemgås som en elektromagnetisk struktur. Tilføjelse af flere jordvias er ikke altid gavnligt, hvis det tvinger frem overdimensionerede hulrum eller blokerer routing.

Gennemgang af præfabrikationsruter

En DFM-gennemgang bør ikke lydløst omskrive elektriske begrænsninger. Når CAM foreslår en ændring af bredde, pad, antipad eller stackup, skal ændringen kontrolleres mod impedans- eller kanalmodellen og dokumenteres. Indsend det endelige layout med fabrikationstegningen og netlisten gennem DFM-gennemgangsprocessen.

Stiklanceringer, printkortgrænser og teststrukturer

Stiklanceringer har ofte større diskontinuiteter end almindelige bøjninger. Gennemgå signalpuden, antipad'en, jordbensmønsteret, planudskæringerne og overgangen til det rutede par som én struktur. Leverandørreferencefodaftryk er et udgangspunkt, ikke en garanti, da printpladetykkelse, lagtildeling og fremstillingsdimensioner kan variere. For de hurtigste stik skal du bruge leverandørmodellen og udtrække den lokale printpladelancering.

Ved printkortkanter skal du undgå abrupt referenceplanafslutning under en følsom rute. Kortkantkontakter, koaksialstik og mezzaninstik kan kræve jordformning via hegn eller lokale lagovergange, der er specifikke for grænsefladen. Hold mekaniske afspærringer, platingstænger og afbrydelsesflige ude af det elektriske referenceområde, medmindre de er inkluderet i modellen.

Design testadgang uden at oprette stubs

Almindelige probepuder og forgrenede testpunkter kan tilføje kapacitans eller en utermineret stub. Brug en valideret testkupon, stikadgang, aftagelig komponentmulighed eller en pude integreret i den primære transmissionsvej. Koordiner testkravene i kredsløbet med signalintegriteten, før layoutet er færdigt; sletning af en testforgrening efter kvalificering kan også ændre kanalen.

Dokumentér forsætlige undtagelser

Tætte layouts kræver nogle gange en lokal breddeændring, en referenceovergang eller en afstandsovertrædelse. Registrer placering, årsag og simulering eller leverandørgodkendelse. En dokumenteret undtagelse er sikrere end globalt at lempe reglen eller stole på en fremtidig DFM-ingeniør til at udlede designintentionen.

Ur-, analog- og effektroutinggrænser

Ikke alle vigtige net er et differentielt serielt link. Referenceure, nulstillingssignaler, analoge sensorstier og switching-power nodes kan skabe eller modtage interferens. Klassificer net efter kanthastighed, støjfølsomhed og strømsløjfe i stedet for kun efter nominel frekvens. Et lavfrekvent ur med en hurtig kant kan kræve mere omhu end en sinuskurve med højere frekvens.

Referenceure

Rut referenceure over et kontinuerligt plan, undgå unødvendige teststubs og isoler dem fra switching-noder. Den nødvendige topologi - punkt-til-punkt, fanout-buffer eller en anden distributionsmetode - kommer fra urkilden og modtagerens specifikationer. En stjerne- eller daisy-chain er ikke universelt korrekt. Hvor flere modtagere styres, simuleres indlæsning og terminering.

Analoge og konvertergrænseflader

Hold små analoge sløjfer kompakte og adskil dem fra aggressive digitale returstrømme. Opdeling af jordplanet er ikke automatisk gavnligt; et kontinuerligt plan med gennemtænkt placering giver ofte et lavere impedansretur. Hvis analoge og digitale domæner skal forbindes på et kontrolleret punkt, skal det sikres, at signaler ikke krydser det resulterende mellemrum, og at forbindelsesstrategien matcher konverterleverandørens vejledning.

Skift af magtområder

Switchnoden, gate-drive-løkken og høj-di/dt-strømbanerne fortjener fysiske eksklusionszoner. Højhastighedspar må ikke føres under induktorer, transformere eller switchnodens kobber. Plane hulrum og "keepouts" bør afspejles i returvejsgennemgangen. Strømførende bredde og termisk ydeevne bør evalueres med IPC-2152-metoder eller valideret simulering i stedet for et universelt strømtæthedstal.

Dokumenter disse områder i layoutbegrænsningerne, så DFM-kobbertilføjelser, tyveri eller panelfunktioner ikke utilsigtet kommer ind i et følsomt område.

Godkendelse af routingregel

Den endelige rutegennemgang bør sammenligne layoutet med den frigivne stakup og enhedsspecifikke begrænsninger snarere end med en generisk tjekliste over mil-værdier. Kritiske grupper bør kontrolleres ved hjælp af udtrukne forsinkelses-, tabs- og overgangsmodeller, hvor disse effekter er væsentlige.

• Bekræft, at alle kritiske ruter forbliver over en kontinuerlig reference, og at lagændringer giver en returstrømsvej.
• Kontroller differentialgeometrien gennem halsudskæringer, puder, vias, stik og teststrukturer - ikke kun på lige spor.
• Anvend hukommelsestiming efter byte-bane, kommando-/adressegruppe og topologi ved hjælp af controller- og hukommelsesdokumentationen.
• Begræns meanders og parallelisme baseret på forsinkelses- og krydstaleanalyse i stedet for en universel afstandsmultiplikator.
• Bekræft BGA-fanout, ringformede ringe, antipads og via-spænd i forhold til leverandørens godkendte kapacitet.
• Lever det endelige artwork, netliste, bore-/rutedata, stackup-revision, impedanstabel og tegning med kontrolleret dybde som én revisionskontrolleret pakke.

Layoutregler bør udtrykke det elektriske mål og dets kilde. Dette gør det muligt at gennemgå undtagelser og forhindrer, at en fabrikationsændring lydløst ugyldiggør routingbegrænsningssættet.

Administration af routingundtagelser

Tætte layouts kræver uundgåeligt undtagelser fra foretrukne regler. Målet er ikke at forbyde enhver form for neck-down, lagovergang eller lokal afstandsreduktion; det er at identificere, hvilke undtagelser der er elektrisk signifikante, og gennemgå dem med den korrekte model.

Undtagelser bør knyttes til net, regioner eller klasser og gemmes sammen med designgennemgangsprotokollen. En bred verbal godkendelse, såsom "afstand er acceptabel", kan ikke gengives under en ECO- eller leverandøroverførsel. Det samme princip gælder for referencelayouts mellem enhedsleverandører: bevar den elektriske hensigt, men valider dimensionerne i forhold til den frigivne printopsætning.

Gennemgangsrapporten skal også identificere den udtræknings- eller simuleringsversion, der bruges til kritiske undtagelser. Når en miljøvenlig virksomhed flytter en komponent, ændrer et lag eller ændrer et stiks fodaftryk, kan den berørte undtagelse derefter revurderes i stedet for at arve en godkendelse, der ikke længere matcher geometrien.