Guía de fabricación de PCB para módulos DDR5

DDR5 es el estándar de memoria que impulsa las plataformas de servidores, estaciones de trabajo de IA y sistemas de consumo de alto rendimiento para 2024-2025. Para los ingenieros de hardware y los equipos de compras que buscan PCB para módulos de memoria DDR5, ya sea para la producción de DIMM de marca, el suministro de servidores OEM o memoria industrial personalizada, los requisitos de fabricación son significativamente más estrictos que los de DDR4. Las velocidades de señal, que van desde los 4800 MT/s hasta los 7200 MT/s en producción, combinadas con la regulación PMIC en el módulo y ventanas de impedancia más ajustadas, implican que un taller de PCB de uso general producirá módulos que no superarán la validación de integridad de señal antes de llegar a un laboratorio de conformidad con JEDEC.

Contactar con el soporte de ingeniería

---

1. ¿Por qué las PCB de módulos DDR5 requieren un fabricante especializado?

1.1 Cambios estructurales de DDR4 a DDR5

DDR5 introdujo varios cambios arquitectónicos que impactan directamente en el diseño y fabricación de PCB:

• PMIC en módulo: La DDR5 transfiere la regulación de VDD y VDDQ a la propia DIMM. El PMIC gestiona la regulación local, lo que exige que la PCB transporte corrientes transitorias más altas, lo que impone a la placa requisitos térmicos y de peso del cobre que la DDR4 nunca impuso.
• Bus CA punto a punto: DDR5 reemplaza la topología de comando/dirección compartida de DDR4 con enrutamiento punto a punto individual a cada dispositivo DRAM, lo que aumenta la densidad de enrutamiento y requiere una correspondencia de longitud individual por dispositivo.
• Márgenes de tiempo más ajustados: A 6400 MT/s, el ojo de datos DDR5 tiene aproximadamente 156 ps, la mitad del margen de DDR4-3200. Cualquier desajuste de impedancia, diafonía o error de longitud introducido por la PCB consume directamente este presupuesto.

Los fabricantes que habitualmente construyen placas de circuito impreso multicapa de alta densidad con un control dieléctrico estricto están mejor posicionados para mantener la geometría de las pistas que exige la DDR5 en un panel de producción, y no solo en un prototipo.

1.2 Grupos de señales clave en un módulo DDR5

• DQ/DQS: La integridad del bus de datos determina el rendimiento sostenido de lectura/escritura y la tasa de errores bajo estrés térmico
• Reloj diferencial CK_t/CK_c: Un solo par de relojes controla toda la DRAM del módulo; cualquier discontinuidad propaga la fluctuación a todos los dispositivos.
• Autobús CA: El enrutamiento punto a punto significa que las señales CA a cada DRAM deben tener una longitud coincidente individualmente.
• Enrutamiento de energía PMIC: Los planos VDD/VDDQ de baja impedancia deben proporcionar un voltaje de riel limpio durante transitorios de carga de 10 a 50 A

---

2. Especificaciones de apilamiento de capas e impedancia controlada

2.1 Pila UDIMM típica de 8 capas

L1 — Señal superior: enrutamiento DQ, abanico de salida BGA, almohadillas PMIC L2 — Plano GND: referencia para la capa de señal L1 L3 — Señal: bus CA, señales auxiliares L4 — Plano VDD/VDDQ: distribución de energía L5 — Plano GND: referencia para la capa de señal L6 L6 — Señal: enrutamiento CK, RAS/CAS L7 — Plano GND: continuidad de la ruta de retorno L8 — Señal inferior: enrutamiento DQ, almohadillas de componentes pasivos

La disposición simétrica de GND-señal-GND en las capas externas es práctica habitual. Un fabricante que no pueda mantener un espesor dieléctrico interno de ±10 % en todo el panel de producción entregará placas con impedancia variable, lo que se manifiesta como errores aleatorios de memoria bajo carga, no como fallos predecibles. Para la producción de DDR5, la fabricación con impedancia controlada y verificación de cupón TDR en cada panel es innegociable.

2.2 Valores de impedancia objetivo

2.3 Parámetros mínimos de fabricación

• Ancho mínimo de traza: 75 µm (3 mil) para enrutamiento DQ cerca de x8 BGA DRAM
• Diámetro mínimo de broca: 0.20 mm para vías de señal; Vía láser de 0.15 mm para variantes HDI RDIMM/LRDIMM
• Registro capa a capa: ±0.075 mm o mejor para tableros de 8 capas
• Material de base: FR-4 de alta Tg (Tg ≥ 150 °C); Shengyi S1000H o equivalente sin halógenos para ensamblaje sin plomo

---

3. Conector de borde de dedo dorado: Requisitos JEDEC MO-002

3.1 Por qué se requiere oro duro, no ENIG

Cada módulo DIMM DDR5 cuenta con un conector de borde de 288 contactos que cumple con la norma JEDEC MO-002. Los contactos deben utilizar oro duro (oro-níquel electrolítico) : una capa base de níquel de 3 a 5 µm y una capa de oro de 0.76 a 1.27 µm. El oro blando ENIG (oro por inmersión, generalmente de 0.05 a 0.15 µm) se desgasta rápidamente con las inserciones repetidas en la ranura y genera resistencia de contacto en 10 a 20 ciclos. Un fabricante de placas que no utilice un proceso de doble acabado (cuerpo ENIG + oro duro electrolítico en los contactos) no puede producir módulos DDR5 que cumplan con la norma JEDEC.

Requisitos dimensionales adicionales:

• Ángulo de chaflán: Bisel de 45° en el borde inferior, controlado a ±2°
• Posición de la ranura clave: Dentro de ±0.10 mm del dibujo JEDEC MO-002: estos están enrutados por CNC, no rayados
• Espacio libre para la máscara de soldadura: No hay invasión de la máscara en el área de contacto de oro

3.2 Defectos comunes en los dedos de oro que se deben detectar

• Puente de la máscara de soldadura sobre los dedos de contacto → falla de la resistencia de contacto
• Espesor de oro insuficiente (<0.5 µm) → no pasa la prueba de vida útil del ciclo de inserción
• Ranura de clave faltante o mal ubicada → físicamente incompatible con la ranura DDR5
• Chaflán incorrecto → tensión mecánica en el borde de la PCB durante la inserción

---

4. Ensamblaje SMT para paquetes PMIC y DRAM DDR5

4.1 Lista de materiales para una UDIMM DDR5 estándar

• Dispositivos DRAM de 8 a 16 unidades: Paquetes FBGA-78 (x8) o FBGA-96 (x4) con un paso de 0.75 a 0.80 mm (Samsung K4RAH, SK Hynix H5C, Micron serie MT60B)
• 1× PMIC: Manejo de paquetes BGA o QFN con regulación VDD/VDDQ (por ejemplo, Renesas RAA229004, MPS MP2925)
• 1× Concentrador SPD: Concentrador de detección de presencia en serie con interfaz I3C (SPD5118 o compatible)
• Pasivos: Condensadores de desacoplamiento 0201 y 01005, resistencias en serie, redes de terminación

La densidad de componentes pasivos en un módulo UDIMM DDR5, en particular los desacopladores 01005, requiere una línea de ensamblaje SMT equipada para la colocación de componentes submilimétricos, no una configuración de producción genérica de gama media.

4.2 Sensibilidad a la humedad y requisitos de reflujo

Los paquetes de memoria DRAM DDR5 tienen una clasificación MSL-3 : 168 horas de vida útil en condiciones normales de temperatura (≤30 °C/60 % HR) tras abrir el embalaje seco. Si se supera esta vida útil, se requiere un horneado a 125 °C durante 24 horas. Las líneas de ensamblaje sin controles MSL documentados producen placas con fallos latentes de efecto palomitas de maíz que se manifiestan durante el uso en condiciones reales, no en la prueba final.

Objetivos del perfil de reflujo para SAC305:

• Temperatura máxima: 245–255 °C
• Tiempo por encima del líquido (TAL): 45–60 segundos
• Velocidad de rampa: ≤ 2 °C/s precalentamiento, ≤ 3 °C/s rampa hasta el pico
• Enfriamiento: ≤ 4 °C/s (el enfriamiento controlado evita daños en la microestructura de la unión de soldadura)

4.3 Precisión de colocación de BGA

Los encapsulados FBGA con un paso de 0.75–0.80 mm requieren una precisión de colocación de ±25 µm (3σ) . Una máquina con una precisión de ±50 µm —adecuada para trabajos con paso de 1.0 mm— resulta insuficiente; el desplazamiento de la colocación con un paso de 0.75 mm provoca aperturas de bola en el BGA que son invisibles para la inspección óptica automatizada (AOI) y detectables únicamente mediante rayos X. La secuencia de inspección posterior al reflujo debe ser: SPI → AOI → rayos X para todos los encapsulados BGA → prueba eléctrica.

---

5. RDIMM y LRDIMM: complejidad adicional

Los módulos DDR5 con búfer incluyen un controlador de reloj de registro (RCD, por ejemplo, Montage MTC10F2064 o Renesas RCD04) y, opcionalmente, un búfer de datos (DB) para LRDIMM. Desde el punto de vista de la fabricación:

• Mayor número de capas: Se necesitan de 8 a 10 capas para enrutar de forma limpia los canales CA/CS desde el RCD a cada matriz DRAM
• Paquetes BGA adicionales: Los chips RCD y DB con un paso de 0.65 a 0.80 mm requieren la misma colocación de paso fino y cobertura de rayos X que los paquetes DRAM.
• Distribución de autobuses de CA: El RCD reenvía las señales CA/CS a todos los dispositivos DRAM en el módulo: el enrutamiento en abanico es el área más congestionada de un diseño RDIMM e impulsa la necesidad de capas de señal adicionales.

En el caso de los diseños LRDIMM, la fabricación llave en mano, que combina la fabricación y el ensamblaje de PCB bajo un mismo techo, elimina el riesgo de transmisión de calidad entre un proveedor de placas base y una empresa de ensamblaje independiente, algo especialmente importante cuando tanto el número de capas como la densidad BGA son elevados.

---

6. Inspección y pruebas desde la placa base hasta el módulo terminado

6.1 Control de calidad de fabricación de PCB

• Informe de impedancia del TDR: Valores medidos de los cupones en cada panel: DQ (40 Ω), DQS/CK (diferencial de 85–100 Ω), CA (50 Ω)
• AIO: Inspección de la capa interna y externa para detectar defectos de trazas y la calidad de la almohadilla
• Prueba electrónica: Continuidad y aislamiento de la sonda voladora en cada panel
• Microsección: Muestra de sección transversal que muestra el espesor del cobre, el espesor dieléctrico y la calidad de la vía por lote de producción

6.2 Pruebas de ensamblaje y de nivel de módulo

• Inspección por rayos X: Verificación conjunta BGA para todos los paquetes DRAM, PMIC y RCD/DB
• Programación y lectura de SPD: Confirma que el concentrador SPD está ensamblado correctamente y que la EEPROM es programable
• Prueba del controlador de memoria: Enumeración en una plataforma de referencia, prueba de patrón de lectura/escritura a velocidad nominal, aprobación/reprobación de estrés térmico

La secuencia completa de pruebas, desde el informe TDR de la placa base hasta las pruebas eléctricas funcionales a nivel de módulo , cierra el ciclo en todos los posibles modos de fallo antes de que los módulos se etiqueten y se envíen.

Obtenga una cotización de PCB para módulo DDR5

---

7. Qué preguntar antes de realizar un pedido de un módulo DDR5

Antes de comprometer volúmenes de producción, obtenga respuestas claras a estas preguntas de cualquier posible fabricante de módulos DDR5:

1. ¿Cuál es su tolerancia de impedancia controlada? ¿Y proporciona datos de cupones TDR con cada envío? ±10% es el objetivo DDR5; ±15% es la tolerancia de la era DDR3.
2. ¿Pueden producir PCB de acabado doble: cuerpo ENIG con oro duro electrolítico en los contactos del conector del borde?
3. ¿Cuál es su precisión de colocación para paquetes DRAM con paso de 0.75 a 0.80 mm?
4. ¿Tiene usted inspección por rayos X interna? La subcontratación de rayos X implica la inexistencia de un circuito de retroalimentación en tiempo real en el proceso de ensamblaje.
5. ¿Cuál es su procedimiento de control MSL para paquetes DRAM DDR5?
6. ¿Puede gestionar todo el alcance (desde la fabricación hasta los módulos probados) desde una única instalación?

Highleap Electronics abarca todo el proceso de fabricación de módulos DDR5: fabricación multicapa de impedancia controlada con verificación TDR, conectores de borde de oro duro de doble acabado, ensamblaje BGA DRAM de paso fino, inspección interna por rayos X y pruebas funcionales del módulo. Envíenos sus archivos de diseño para obtener un presupuesto de fabricación y le proporcionaremos un desglose detallado de costos y plazos de entrega, incluyendo una revisión DFM de su pila de capas y especificación del conector de borde.