Pruebas eléctricas de PCB con sonda volante vs. ICT vs. FCT

Los ingenieros que buscan soluciones para pruebas eléctricas de PCB rara vez buscan lo mismo. Algunos eligen entre sondas volantes y dispositivos de prueba ICT. Otros buscan detectar cortocircuitos, circuitos abiertos o fallas de impedancia. Algunos necesitan un fabricante que se comprometa a realizar pruebas eléctricas al 100% con documentación por lote. Otros redactan especificaciones de prueba y necesitan saber con precisión qué umbrales y métodos especificar. Y otros necesitan comprender el rol del ingeniero CAM, ya que las decisiones tomadas antes de la primera producción de la placa determinan si el programa de prueba detecta defectos reales o genera informes de aprobación que pasan por alto fallas críticas.

Obtenga PCB con prueba eléctrica al 100%.

Pruebas eléctricas de placas desnudas frente a placas de circuito impreso ensambladas

Las pruebas eléctricas de las placas de circuito impreso se realizan en dos etapas distintas, y en ellas se detectan diferentes clases de defectos; ninguna sustituye a la otra.

Antes de colocar los componentes, se realiza una prueba eléctrica de la placa desnuda . Se comprueba la continuidad (≤10 Ω) y el aislamiento (≥10 MΩ a 250 V CC) de cada red. Esto permite detectar defectos de fabricación: cortocircuitos y aperturas por grabado, desalineación de perforaciones, aperturas en los orificios de las vías y cortocircuitos por delaminación en las capas internas. La superficie de la placa es totalmente accesible, por lo que la cobertura de la red alcanza entre el 95 % y el 99 %.

Tras la soldadura, se realiza una prueba eléctrica posterior al ensamblaje . La cobertura disminuye debido a que los cuerpos de los componentes bloquean el acceso de la sonda a las almohadillas inferiores. En placas con muchos BGA, la cobertura accesible suele reducirse al 60-80%.

Lo que realmente garantiza la “Prueba Eléctrica al 100%”

Cuando un fabricante se compromete a realizar pruebas eléctricas al 100%, significa que cada placa base se prueba antes del envío, sin muestreo. Esto abarca la continuidad y el aislamiento en todas las redes. No garantiza automáticamente la verificación de impedancia ni la inspección de la sección transversal; estas requieren una especificación explícita.

En Highleap, realizamos pruebas eléctricas al 100 % de las placas base según la norma IPC-9252, un procedimiento estándar en cada pedido. Los informes de prueba por lote se envían junto con las placas. Si su especificación de compra requiere evidencia escrita de las pruebas, solicite el formato del informe antes de realizar el pedido.

Sonda voladora frente a dispositivo de fijación TIC: coste, cobertura y cuándo utilizar cada uno.

Cuándo usar cada uno

• <100 placas/prototipos: Sonda voladora siempre. La inversión en accesorios no está justificada; se esperan revisiones.
• 100–500 tablas: Sonda de prueba para placa desnuda. ICT solo si el diseño lo permite y el diseño es estable.
• 500–5,000 placas/año: Evalúe en función de la necesidad de producción. Un accesorio de $1,000 para 500 unidades equivale a $2 por placa, lo que suele ser rentable cuando el tiempo de ciclo es importante.
• >5,000 placas/año: Dispositivo TIC para medir el rendimiento; sonda volante solo para redes geométricamente inaccesibles.
• HDI con microvías: La sonda volante maneja mejor las almohadillas de microvías. El método híbrido funciona: ICT para las redes principales, sonda volante para las redes que solo utilizan microvías.
• Alta variedad / revisiones frecuentes: La sonda volante evita la obsolescencia de los componentes; no es necesario reconstruirlos cuando se actualiza la placa.

¿Por qué la cobertura de BGA cae por debajo del 70%?

Los encapsulados BGA, QFN y LGA se asientan sobre sus puntos de soldadura, por lo que las sondas no pueden alcanzarlos desde el exterior. En una placa con tres BGA grandes, entre el 30 % y el 40 % de las redes pueden carecer de puntos de sonda accesibles en ambos lados de la placa. Soluciones: añadir vías de prueba para las redes BGA críticas durante el diseño; utilizar escaneo de límites (JTAG) en circuitos integrados compatibles; o cubrir los subsistemas inaccesibles con pruebas funcionales.

Reglas de diseño de puntos de prueba de PCB para una cobertura completa

La cobertura de las pruebas se determina durante el diseño de la placa de circuito impreso (PCB), no por el ingeniero de pruebas una vez fabricadas las placas. Estas reglas deben aplicarse antes de que finalice el enrutamiento.

Requisitos de los dispositivos TIC

• Diámetro de la almohadilla de prueba: 1.0 mm es preferible, 0.80 mm es el mínimo absoluto.
• Espacio libre hasta el cuerpo del componente: 2.5 mm mínimo
• Espaciado de las almohadillas de prueba: Se prefiere 2.54 mm; mínimo 1.27 mm. Para medidas inferiores a 1.27 mm se requiere un accesorio personalizado con un coste mucho mayor.
• Colocación en un solo lado: Reduce el costo de los accesorios entre un 40 y un 60 % al eliminar la segunda placa de fijación.
• Objetivo de cobertura: Un punto de prueba por red como mínimo; uno por nodo de red para capacidad de aislamiento de fallas.

Requisitos de la sonda voladora

• Almohadilla mínima: 0.30 mm — sin restricciones de cuadrícula, ambos lados accesibles, almohadillas de conexión de microvías alcanzables
• Ninguno de los dos tipos de sonda puede alcanzar redes sin almohadillas accesibles en la superficie. Las redes que se encuentran completamente debajo de los encapsulados BGA requieren métodos suplementarios, independientemente de la sonda elegida.

Omitir puntos de prueba para ahorrar espacio en la placa siempre produce los mismos resultados: una sonda lenta con cobertura incompleta, un dispositivo ICT con una cobertura del 50-60% que genera una falsa sensación de seguridad, o la ausencia total de pruebas eléctricas automatizadas en la PCB. El cobre de los puntos de prueba no tiene costo durante la fabricación.

Cobertura de pruebas de PCB: Cómo calcularla antes de finalizar el diseño.

Cobertura de red frente a cobertura de nodos

Una “prueba eléctrica al 100 %” significa que el 100 % de las redes tienen al menos un punto de prueba accesible, no que cada nodo se pruebe de forma independiente. Una red de cinco nodos probada solo desde sus extremos deja tres nodos intermedios verificados por inferencia. Una conexión fría marginal en un nodo intermedio con una resistencia de 7 Ω sobre un umbral de 10 Ω pasa desapercibida.

Tres indicadores clave:

• Cobertura neta: % de todas las redes con al menos un punto accesible. Objetivo: 100 % en placas desnudas.
• Cobertura de nodos: Porcentaje de todos los nodos de red (pads, uniones, vías) sondeados directamente. >80% es sólido; <60% requiere documentación y mitigación.
• Cobertura de fallas: % de todos los tipos de fallos posibles que el programa de pruebas puede detectar: ​​la cifra más significativa y la más difícil de cuantificar sin herramientas de simulación de pruebas.

Cálculo de cobertura antes de finalizar el diseño

1. Exporta la lista completa de conexiones con el número de nodos desde tu herramienta CAD de PCB.
2. Marque cada red: ¿tiene al menos una almohadilla accesible (≥1.0 mm para el accesorio, ≥0.30 mm para la sonda voladora)?
3. Redes cubiertas ÷ redes totales × 100 = cobertura de red estimada
4. Si es inferior al 85%: agregue vías o almohadillas de prueba ahora, antes de que se finalice el diseño.

Tasa de escape de defectos según la estrategia de prueba

Pruebas de impedancia, pruebas de alta tensión y pruebas de RF para placas de circuito impreso de alta velocidad.

Verificación de impedancia TDR

La prueba de continuidad estándar confirma la existencia de una pista, pero no verifica su impedancia. Una pista grabada 3 µm más estrecha de lo previsto presenta una resistencia correcta en CC, pero puede ser de 53 Ω en lugar de 50 Ω, un problema de integridad de la señal que no se detecta con las pruebas eléctricas estándar de PCB.

La reflectometría en el dominio del tiempo (TDR) inyecta un pulso de voltaje rápido y mide la forma de onda reflejada. Aceptación estándar: ±10 % del valor nominal; los diseños más exigentes especifican ±5 %. Para que esto sea un entregable de producción, especifique una muestra TDR en el panel: una traza con geometría idéntica que recorre el borde del panel, con la capa, los planos de referencia, el ancho de la traza, la impedancia objetivo y la tolerancia indicados en las notas de fabricación. Una muestra por panel y por especificación de impedancia. Sin esto, no se dispone de evidencia de impedancia específica del lote.

Para placas de circuito impreso de impedancia controlada (DDR5, PCIe, USB 3.x, RF), la medición TDR no es opcional.

Prueba de Hipot

La prueba de alta tensión aplica un voltaje elevado entre redes aisladas para verificar que no exista una ruta de ruptura a la tensión de funcionamiento. Un par que muestre 10 MΩ a 250 VCC aún puede romperse a 500 V si hay un orificio en la máscara o una ruta de contaminación. Requerido para dispositivos médicos (IEC 60601: 1,500–4,000 V), electrónica de potencia automotriz por encima de 48 V (500–1,000 V), aislamiento de la red eléctrica industrial (IEC 61010: 1,000–1,500 V) y cumplimiento normativo de fuentes de alimentación (IEC 62368: 1,500–3,000 V). Costo: $0.20–$0.80/placa. Aplicado al 100 % en programas médicos y de Clase 3.

Análisis de redes de RF por encima de 1 GHz

Para pruebas de PCB de RF por encima de 1 GHz, el análisis de red vectorial (VNA) mide los parámetros S (pérdida de inserción, pérdida de retorno y aislamiento de puertos) en todo el rango de frecuencias. Se utiliza para la verificación de la primera muestra y el muestreo estadístico. Es necesario para módulos de RF, circuitos de antena y redes de filtrado por encima de 1 GHz.

Inspección óptica automatizada (AOI), rayos X y prueba funcional después del ensamblaje.

AOI

La inspección óptica automatizada se ejecuta después de cada pasada de reflujo SMT durante 30 a 120 segundos por placa, en el 100 % de los paneles. Detecta componentes faltantes, polaridad invertida, componentes pasivos con marcas de soldadura defectuosas, puentes de soldadura visibles y desalineación en la colocación de BGA. No puede detectar componentes debajo de los encapsulados, uniones frías que parecen correctas, componentes con valores incorrectos ni huecos de soldadura dentro de las uniones.

Rayos X

Imágenes de rayos X de las uniones de soldadura en encapsulados BGA, QFN y LGA: detección de puentes dentro de la matriz de bolas, aperturas y huecos que superen el 25 % del área de las bolas. Se aplica al 100 % de los productos de alta fiabilidad y a todas las reparaciones de BGA; se incluye el primer artículo y el muestreo estadístico para la producción estándar.

Prueba de circuito funcional

Las pruebas de circuito funcional alimentan la placa y comprueban su funcionamiento real. Detectan lo que ninguna prueba eléctrica puede: placas con componentes correctos y un ensamblaje impecable que, aun así, no cumplen con las especificaciones (firmware erróneo, temporización deficiente, fallos de diseño). Coste del dispositivo personalizado: entre 5,000 y 50 000 dólares o más. Se justifica a partir de aproximadamente 1,000 unidades al año, cuando el coste de las devoluciones supera el del desarrollo del dispositivo.

Cómo el ingeniero de CAM crea el programa de pruebas eléctricas

La mayoría de los ingenieros consideran que las pruebas eléctricas de las placas de circuito impreso (PCB) se realizan una vez que la placa está terminada. En la práctica, las decisiones que determinan la calidad de las pruebas se toman con antelación, por el ingeniero de CAM, antes de que comience la producción.

Cuatro cosas que hace el ingeniero de CAM antes de que se ejecute la primera placa

Extracción y verificación de la lista de conexiones. El ingeniero de CAM extrae la lista de conexiones de cobre de sus archivos Gerber u ODB++ y la compara con la lista de conexiones de su diseño IPC-356. Las discrepancias (pads en la capa incorrecta, conexiones faltantes, conexiones adicionales) se detectan antes de la fabricación de la placa. Sin un archivo IPC-356, el programa de prueba se compila únicamente a partir de la geometría Gerber, lo que significa que cualquier discrepancia entre Gerber y el diseño pasa desapercibida hasta que la placa falla.

Mapeo de accesibilidad de puntos de prueba. Cada red se mapea con los puntos de acceso de sonda disponibles. Las redes sin puntos accesibles se marcan formalmente como no comprobables. Un ingeniero de CAM que omite silenciosamente las redes inaccesibles genera un informe que muestra que el 100 % de las redes probadas pasaron la prueba, cuando una fracción significativa nunca se probó. Esta distinción es la diferencia entre un informe de cobertura y una reclamación de cobertura.

Asignación de umbrales por tipo de red. Las líneas de alimentación, las redes de señal, las redes de aislamiento de alta tensión y las redes de RF tienen requisitos de continuidad y aislamiento diferentes. El ingeniero de CAM asigna los umbrales red por red según sus especificaciones. Si especifica únicamente "IPC-9252", se aplicarán los valores predeterminados estándar, que podrían no ajustarse a las necesidades reales de su diseño.

Optimización de la trayectoria de la sonda volante. El ingeniero de CAM programa la secuencia de la sonda, agrupando los puntos de prueba cercanos para minimizar el recorrido del brazo. Una mala optimización de la trayectoria aumenta el tiempo de prueba por placa entre un 20 % y un 40 % en diseños complejos.

Cómo se ve la ingeniería de pruebas CAM débil

• Los informes de las pruebas muestran un 100% de aprobación sin recuento neto no comprobable revelado.
• Programas de prueba creados únicamente a partir de Gerber, sin comparación con la lista de conexiones del diseño.
• Se aplica un único umbral de continuidad de 10 Ω a todas las redes, independientemente de su función.
• No hay verificación de impedancia en diseños de PCB de alta velocidad porque nadie preguntó

Al evaluar a un proveedor de placas de circuito impreso para pruebas eléctricas, pregunte: "¿Cómo gestionan las redes sin puntos de prueba accesibles y cómo se refleja esto en el informe de prueba?". La respuesta revela si su proceso CAM produce datos de cobertura reales o una cobertura que solo aparenta estar completa.

Incluya siempre el archivo de lista de conexiones IPC-356.

IPC-356 es un formato estándar de lista de conexiones exportable desde la mayoría de las herramientas EDA para PCB. Enumera cada conexión por nombre, incluyendo cada pad y vía que le pertenece. Su uso permite al ingeniero CAM verificar la lista de conexiones Gerber con respecto a la intención del diseño, asignar umbrales específicos para cada conexión por nombre en lugar de por inferencia geométrica, y generar un informe de cobertura de conexiones con nombre que los diseñadores pueden interpretar fácilmente. Sin él, cada conexión es anónima y el programa de prueba se basa únicamente en la geometría. La exportación tarda 30 segundos y evita la ambigüedad que provoca fallos en las pruebas.

Especificación de prueba eléctrica de PCB: qué debe exigirle a su fabricante.

La “prueba eléctrica al 100 % según IPC-9252” es una referencia metodológica, no una especificación. La norma proporciona el marco; usted debe definir los valores de aceptación. Una especificación completa incluye:

• Umbral de continuidad: ≤10 Ω por defecto. Redes de alimentación o de alta corriente: ≤5 Ω o menor. Especifique por clase de red, no un único valor para toda la placa.
• Umbral de aislamiento: ≥10 MΩ a 250 V CC por defecto. Analógico de alta impedancia: ≥500 MΩ en pares de conexiones específicos.
• Voltaje de prueba: Estándar de 250 V CC. Especifique 500 V o más para voltajes de funcionamiento elevados o requisitos de aislamiento reglamentario.
• Verificación de impedancia: Geometría del cupón TDR, objetivo, tolerancia e informes por lote. Si se omite, no existe evidencia de impedancia específica del lote.
• Método de prueba y cobertura: Sonda o dispositivo de fijación voladora; redes excluidas y justificación; porcentaje mínimo de cobertura aceptable.
• Inspección posterior al montaje: Alcance del AOI (100% o muestreado); alcance de rayos X; revisión del programa TIC; inspección del primer artículo • Requisitos.
• Disposición de fallas: Desechar, reelaborar o aceptar condicionalmente, con requisitos de documentación para cada resultado.
• Conservación de registros: Formato del informe de prueba por panel, período de retención y método de acceso para el análisis de fallas en campo.

Tres errores de especificación que crean riesgos ocultos para la calidad.

• No hay valores de aceptación: La norma “IPC-9252” simplemente significa que el fabricante aplica sus configuraciones predeterminadas internas, que pueden no coincidir con su diseño.
• No se utiliza TDR en placas de impedancia controlada: Sin una especificación de cupón, no se dispone de pruebas de producción que demuestren que la impedancia está dentro de las especificaciones; solo se cuenta con las estadísticas del proceso del fabricante.
• Afirmar una cobertura 100% ensamblada sin análisis: Las deficiencias en la cobertura de BGA que no se reconocen crean vías de escape para los defectos que parecen aceptables sobre el papel, pero que fallan en la práctica.

Capacidades de Highleap para pruebas eléctricas de placas de circuito impreso (PCB)

Highleap Electronics incluye pruebas eléctricas al 100% como estándar en cada pedido de placas base sin componentes:

• Sonda voladora: 4 sistemas, precisión de ±15 µm: cobertura neta del 100 % en cada panel, desde el prototipo hasta la producción.
• Probadores de rejilla universales: Para pedidos de gran volumen de más de 500 placas por lote.
• Impedancia TDR: Tolerancia de ±5%; se incluye un informe de forma de onda específico del lote con todos los PCB con impedancia controlada pedidos sin cargo adicional
• Hipotensión: Hasta 3,000 V CC para aplicaciones médicas y de aislamiento de alta tensión.
• AOI posterior al ensamblaje: 100% después de cada pasada de reflujo
• Radiografía: Verificación de uniones BGA y QFN 2D y 2.5D: 100 % o muestreado según especificación.
• Prueba funcional: Desarrollo de programas y accesorios personalizados con trazabilidad del número de serie por unidad.
• Documentación de prueba: Informes de pruebas eléctricas por lote, archivos TDR, paquetes de primera muestra: entregables estándar, no complementos.

Obtenga PCB con prueba eléctrica al 100% incluida.