Directrices de PCB de HDI para placas base de servidor

Criterios de adopción de HDI para placas base de servidor

Construcción de placas base para servidores: ejemplos de apilamiento HDI , reglas de microvías/VIPPO, materiales, verificación de impedancia y consejos de DFM para reducir costos y plazos de entrega. Las placas base para servidores y las placas aceleradoras de IA llevan la densidad, el ancho de banda y la potencia mucho más allá de los diseños estándar. El uso de HDI se justifica cuando:

• Paquetes de tono fino dominan (zócalos de CPU, chipsets, BMC, retimers; BGA a ≤ 0.5 mm, hasta 0.3–0.4 mm con VIPPO).
• Tejidos de alta velocidad (PCIe Gen5/6, CXL, retemporizadores NVLink/PCIe) requieren transiciones verticales cortas y stubs mínimos.
• Topologías de memoria (DDR5 RDIMM/LRDIMM, módulos/mezzanines HBM) necesitan una impedancia y una inclinación estrictamente controladas.
• Presión de escape de E/S De lo contrario, las huellas de CPU/GPU harían explotar el número de capas o forzarían una perforación inversa pesada.
• Restricciones mecánicas (Contornos de tarjetas EEB/CEB/servidor, exclusiones, disipadores de calor, refuerzos) limitan los canales de enrutamiento.

De los criterios de adopción de HDI a las opciones de apilamiento para placas base de servidor

Ha definido por qué se necesita HDI. Esta sección convierte esos criterios en cómo configurar el apilamiento para que la densidad de enrutamiento, la SI/PI, la confiabilidad y el ensamblaje estén alineados.

Entradas de diseño → Lo que impulsan en la acumulación

• Paso BGA y densidad de E/S → Orden HDI (primero las capas µvia externas), estrategia escalonada vs. apilada, alcance VIPPO, objetivos de anillo anular y recuento de ciclos de laminación.
• Tejidos de alta velocidad (PCIe Gen5/6, CXL, retemporizadores) → transiciones µvia de la capa externa para minimizar los stubs, la selección de la clase de pérdida dieléctrica, la adyacencia del plano ajustado y cualquier residuo de perforación posterior controlado.
• Topología de memoria (DDR5 RDIMM/LRDIMM, módulos HBM) → Opciones de vidrio esparcido, opciones de paso dieléctrico, control de sesgo y estrategia de cupón por topología.
• Potencia y térmicas → zonificación de peso de cobre, a través de granjas/matrices de vías térmicas, cobre simétrico para contener la deformación del panel, objetivos de arco/torsión.
• Envolvente mecánica (EEB/CEB, disipadores de calor, refuerzos) → Disponibilidad de canal de enrutamiento, presupuestación de capas, planificación de vías impulsadas por exclusión.
• Montaje y prueba → Planaridad VIPPO, reglas de plantilla para paso de 01005/0.3 mm, ventanas de rayos X, acceso ICT/escaneo de límites.

Flujo de selección práctico

1. Corrija los problemas de BGA y los patrones de escape en las huellas de CPU/GPU/ASIC.
2. Elija el orden HDI más bajo que escape limpiamente utilizando µvias escalonadas siempre que sea posible.
3. Bloquee una sola familia dieléctrica por panel y sus objetivos de impedancia; resuelva retroactivamente los anchos/espacios con margen de recubrimiento de la capa exterior.
4. Equilibre el cobre y confirme los ciclos de laminación; agregue µvias apiladas solo cuando el enrutamiento demuestre que es necesario.
5. Definir especificaciones de relleno/planaridad VIPPO; colocar cupones de impedancia y regiones de muestra de rayos X.
6. Ejecute FA con impedancia + microsecciones; haga pequeños ajustes dieléctricos y luego congele la acumulación de producción en masa.

Resultados típicos para placas base de servidor

• Zócalo de rack convencional: Orden HDI bajo a medio; µvías en la capa externa, estructuras enterradas limitadas; ciclos de laminación mínimos. Estos diseños a menudo forman la base para Conjunto de PCB de la placa base del servidor de proyectos.
• Soporte de GPU/acelerador denso: VIPPO bajo BGA de paso fino, vías enterradas selectivas; orden HDI medio con un cuidadoso balance de cobre. Estos diseños son cada vez más relevantes para Placas base con IA, donde predominan las telas de alta velocidad y el enrutamiento ajustado.
• Placas de clase OAM/SXM: Extrema densidad de E/S; mayor orden HDI, estrictos controles de planaridad y proceso, y sensibilidad a costos no lineal. Estas configuraciones de vanguardia se alinean con Fabricación de PCB de hardware de computación de IA • Requisitos.

Directrices HDI DFM para placas base de servidor: de los ejemplos a la producción

Teniendo en cuenta los ejemplos de apilamiento de PCB HDI para placas base de servidor , el siguiente paso es convertir esos diseños visuales en un apilamiento ensamblable que cumpla con los objetivos de costo, rendimiento y plazo de entrega. Utilice las siguientes reglas de DFM para mantenerse dentro de un período de fabricación estable.

Enrutamiento y tamaños de funciones

• Traza/espacio (exterior/interior): 75/75 µm es lo típico. Si se busca 60/60 µm, confirme el espesor y la impedancia del cobre para que los márgenes de recubrimiento no desplacen el SI.
• Microvías láser: Diámetro de 75 a 100 µm, relación de aspecto ≤ 1:1, anillo anular ≥ 50 a 60 µm para confiabilidad y rendimiento de recubrimiento.
• Escalonado vs. apilado: Utilice escalonado microvías; si el apilamiento es inevitable, limítelo a ≤ 2 pares apilados por lado.
• Mezcla ciega/enterrada: Minimizar el número de laminaciones; una estructura 1+N+1 a menudo supera a una 2+N+2 para placas base de servidor en términos de costo y cronograma.
• Perforación sobre cobre (capas internas): ≥ 200 µm para reducir el riesgo de CAF y la sensibilidad al desplazamiento de la broca.

VIPPO, máscara de soldadura y panelización

• VIPPO (vía en almohadilla, recubierto): Especifique el IPC-4761 Tipo VII, el material de relleno, el porcentaje mínimo de relleno y el espesor de la placa. Defina previamente un objetivo de planaridad.
• Máscara BGA de paso fino: Para escapes que no sean VIPPO, mantenga el dique de la máscara ≥ 80–100 µm para evitar la absorción de la soldadura.
• Balance de cobre: Mantenga la simetría y agregue robo donde la cobertura local > 60% para controlar la deformación en zócalos grandes.
• Panelización: Utilice 18″ × 24″ o 21″ × 24″ y mantenga una sola familia de resina por panel para estabilizar la impedancia y el rendimiento.

Factores clave de costos primarios y plazos de entrega

• Ciclos de laminación: El mayor impulsor: seleccione el orden HDI más bajo que escape limpiamente de sus BGA.
• Recuento de microvías y altura de la pila: favor escalonado para proteger el rendimiento del enchapado y el tiempo del ciclo.
• Sistemas materiales: Una familia de resina por panel reduce la variabilidad y simplifica la calificación.
• Acabado de la superficie: ENIG / ENEPIG / OSP: elija entre flujo de ensamblaje y conteo de reflujo.
• Tolerancias: Las especificaciones estrictas de impedancia, espesor y deformación aumentan el tiempo y el costo del proceso: manténgalas solo donde importan.

Cómo Highleap Electronics ayuda a los equipos de placas base de servidores

• Co-diseño de Stackup: Traduzca su pila de ejemplo en una construcción fabricable con materiales confirmados, pasos dieléctricos y tolerancias de enchapado.
• Impedancia de cierre: Proporcionar diseño de cupones y bandas de aceptación; ejecutar FA con impedancia y microsecciones antes de la producción en masa.
• VIPPO y vía calidad: definir especificaciones de llenado/planaridad, muestreo de rayos X y criterios de vacío para proteger el rendimiento de BGA.
• DFM basado en riesgos: Entregar una lista clasificada (SI/PI, deformación, perforación hasta cobre, estrategia de panel) con mitigaciones prácticas.
• Opciones de compilación: Prototipo, piloto y volumen HDI PCB + PCBA llave en mano para placas base de servidor y tarjetas relacionadas (OCP NIC, elevadores PCIe, placas posteriores NVMe).

¿Listo para revisar tu diseño? Comparte tus impedancias objetivo, preferencias de materiales y datos de fabricación (Gerber/ODB++/IPC-2581). Te enviaremos una propuesta de configuración de capas, notas de DFM y un análisis claro de las ventajas y desventajas: un diseño pensado para ingenieros y listo para la producción.

Selección de materiales y control de impedancia para placas base de servidor HDI

Seleccione sistemas dieléctricos para la velocidad de datos objetivo y el perfil térmico, luego bloquee la impedancia con cupones antes de los primeros artículos.

Estrategia material

• Tasas de transferencia de datos: NRZ de 10 a 28 Gbps puede adaptarse a FR-4+ de baja pérdida; ≥ 28 Gbps o PAM4 generalmente requieren sistemas de resina de pérdida media/baja.
• Vidrio y resina: Modelo Dk/Df, estilo de vidrio, contenido de resina y rugosidad del cobre; considere usar vidrio esparcido o ruta en diagonal para mitigar la distorsión inducida por el tejido en DDR5.
• Robustez térmica: Utilice dieléctricos de alta Tg (≥ 170 °C) y bajo CTE para reflujo múltiple y choque térmico comunes en el ensamblaje de placas base de servidores.
• Cumplimiento y confiabilidad: Si se requieren límites libres de halógenos, de fibra de estaño o CAF, indique los métodos de prueba y los umbrales en las especificaciones.

Flujo de cierre de impedancia

1. Proporcione una tabla de impedancia objetivo (por ejemplo, 50 Ω SE / 100 Ω Diff, ±10 %) con la topología del plano de referencia prevista por capa.
2. Reciba acumulaciones de candidatos con anchos/espacios resueltos en sentido inverso y tolerancias de recubrimiento de la capa externa.
3. Congelar conjuntamente el espesor del cobre terminado, las tolerancias dieléctricas, el diseño/colocación del cupón y las bandas de aceptación.
4. Ejecute la impedancia y la microsección del primer artículo; haga ajustes menores si es necesario, luego bloquee la acumulación de producción en masa.

Notas listas para copiar para placas base de servidor

Impedancia controlada: 50 Ω SE / 100 Ω Diff (±10%). Utilice el apilado confirmado por el proveedor y cupones estándar; los anchos de las capas externas incluyen el margen de enchapado.
Material: Familia única de baja pérdida en todos los dieléctricos; estilo de vidrio y contenido de resina consistentes para mantener Dk/Df estables. No se permite la mezcla entre familias.

Microvías, VIPPO y diseño conjunto de ensamblajes para placas base de servidor

La confiabilidad de las placas base del servidor depende de la estructura de la vía, el relleno/planaridad y el perfil de reflujo; trátelos como un circuito cerrado.

Vía Calidad y Planaridad

• A través de la calidad del relleno: Defina el tipo de relleno, el porcentaje mínimo de relleno y la planarización/sobreplaca (por ejemplo, ≥ 20 µm) en las notas de fabricación.
• Planaridad VIPPO: Impulsa la humectación y la micción de BGA; incluye toma de muestras de rayos X y evaluación de la micción en AF (objetivo < 10-15%).
• Modos de fallo conocidos: Agrietamiento de la microvía en la rodilla, recesión de resina y electromigración en las transiciones; validar con reflujo múltiple (por ejemplo, 6× a 260 °C) y choque térmico/IST según sea necesario.

Lista de verificación de colaboración en el ensamblaje

• Perfil de reflujo: Alinearse con la química Tg/CTE y VIPPO; evitar una temperatura máxima/TAL excesiva que aumenta la tensión metal-resina.
• BGA se escapa: Prefiera VIPPO; de lo contrario, maneje las represas/ventanas de máscara de soldadura para evitar la absorción en el paso fino.
• Control de deformación: Pila simétrica, equilibrio de cobre y herramientas/soporte adecuados; establecer la especificación de deformación del panel (por ejemplo, ≤ 0.7 %).
• Preparación para funciones finas: Para BGA de paso 01005 o 0.3 mm, coordine las aperturas de la plantilla, las tolerancias y cualquier reducción o aumento local.
• Acabado de la superficie: ENIG para paso fino general; ENEPIG para soldadura mixta/unión por cable; OSP es económico pero sensible al recuento de reflujo; ImmAg/ImmSn necesitan almacenamiento y controles de azufre/whisker de estaño.

Lista de verificación del paquete de solicitud de cotización de placa base del servidor

• Gerber / ODB++ / IPC-2581 (preferiblemente ODB++ o IPC-2581)
• Tabla de apilamiento (marca/modelo, espesores dieléctricos, pesos del cobre)
• Objetivos de impedancia y requisitos de cupón
• Diagrama de perforación (láser/mecánico, VIPPO, perforación inversa, enterrado)
• Acabado, máscara de soldadura/leyenda, clasificación de inflamabilidad
• Reglas de panelización y despanelización (corte en V/ruta de pestaña), tolerancias de contorno críticas
• Para PCBA: lista de materiales, centroide (XYRS), guía de plantilla, perfil de reflujo objetivo

¿Listo para construir? Comparta su configuración objetivo, objetivos de impedancia y datos de fabricación. Highleap Electronics le presentará una propuesta fabricable, una lista de riesgos de DFM/SI/PI clasificada y opciones claras sobre acabados, ciclos de laminación y materiales: todo pensado para la ingeniería y listo para la producción.

Lo que hacemos con las placas base de servidor

1) Co-diseño de arquitectura y apilamiento

• Apilamientos HDI del 1.º al 8.º orden adaptados al paso de BGA, la densidad de enrutamiento y el presupuesto.
• Planificación de impedancia para cadenas PCIe Gen5/6, CXL, DDR5 y retimer, incluida la estrategia de plano y la continuidad de la ruta de retorno.
• Diseño y colocación de cupones para aprobación de impedancia controlada; orientación sobre mitigación de tejido de vidrio y equilibrio de cobre.
• Análisis de compensación entre perforación inversa y HDI para minimizar los ciclos de laminación y los trozos sueltos.

2) Revisión de DFM con Registro de Riesgos Clasificados

• Línea/espacio, relación de aspecto de microvías, estrategia apilada vs. escalonada, requisitos de VIPPO, perforación hasta cobre y reglas de máscara cerca de BGA de paso fino.
• Una lista clasificada por gravedad (impacto, causa raíz, solución) para que su equipo de diseño sepa exactamente qué cambiar y por qué, antes de los prototipos.

3) Estrategia de materiales y acabados

• Selección de sistemas de resina de pérdida baja a pérdida ultrabaja según la velocidad de datos, el perfil térmico y el riesgo de suministro.
• Una sola familia de resina por panel donde sea posible para estabilizar la impedancia y el rendimiento.
• Terminar los intercambios (ENIG / ENEPIG / OSP / ImmAg / ImmSn) alineados con el flujo del ensamblaje y el conteo de reflujo.

4) NPI, FA y compilaciones piloto

• Primeros artículos con medidas de impedancia y microsecciones; muestreo de rayos X de regiones VIPPO y BGA de paso fino.
• Opciones de DOE para parámetros de relleno de vía/planaridad, control de deformación y plantilla/reflujo en paso de 01005/0.3 mm.
• Controles de confiabilidad coordinados según sea necesario (por ejemplo, ciclos térmicos, IST) con criterios de aceptación claros.

5) PCBA llave en mano para programas de servidor

• Diseño de esténcil (aperturas, aumentos/disminuciones), perfiles de reflujo adaptados a Tg/CTE y química VIPPO.
• SPI, AOI, rayos X, sonda voladora/ICT cuando corresponda; integración de cadena JTAG/escaneo de límites y colaboración de arnés funcional básico.
• Capacidad de reelaboración en BGA de paso fino y CPU/ASIC de gran tamaño; serialización/trazabilidad y documentación a nivel de lote.

6) Tableros relacionados en el mismo programa

• Placas base (NVMe/SAS/SATA), tarjetas elevadoras/retemporizadoras PCIe, tarjetas OCP NIC/mezz, placas de distribución de energía, placas controladoras y de administración de ventiladores, PCB de E/S del panel frontal. Suelen formar parte de componentes más grandes. Fabricación de PCB para servidores
• Cuando sea posible, alinee las acumulaciones/familias de materiales en estas placas para simplificar el control de impedancia, los cupones, el abastecimiento y la calificación.

7) Soporte para la cadena de suministro y el ciclo de vida

• Viabilidad y alternativas de BOM, alineación de AVL, llamadas de riesgo LTB/EOL y propuestas de segunda fuente.
• Paquetes de documentación a nivel de lote (datos de material, resultados de pruebas, viajeros) y soporte de FA para cualquier devolución de campo.

8) Construya según sus criterios de aceptación

• Fabricamos según las normas y criterios de aceptación especificados por el cliente (p. ej., IPC-A-600/610 Clase 2/3 cuando se especifica), con datos de medición adjuntos a los primeros artículos. Para aplicaciones orientadas al rendimiento, este enfoque se ajusta estrechamente a Fabricación de PCB para computación de alto rendimiento y Fabricación de PCB para GPU.