未公開基板向けブラックボックスPCBリバースエンジニアリング

ブラックボックスPCBリバースエンジニアリングは、リバースエンジニアリングプロジェクトの中でも最も困難なカテゴリー、つまりドキュメントが一切存在しないだけでなく、ボード自体が意図的に解析を妨害するように設計されているボードを対象としています。コンポーネントのマーキングが削り取られていたり、ボードが不透明なポッティングコンパウンドで封入されていたり、カスタムASICやプログラム済みFPGAが外部マーキングから識別できない独自のロジックを実装していたり​​、回路が改ざん検知機構を備えた密閉筐体内に埋め込まれていたりする場合があります。これらは理論上の障害ではありません。軍事用電子機器、独自の産業用コントローラ、医療機器ボード、高付加価値の商用製品では、知的財産を保護し競争優位性を維持するために、リバースエンジニアリング対策が日常的に採用されています。これらのシステムの保守、修理、交換が必要で、元の製造元が利用できない場合、ブラックボックスリバースエンジニアリングが唯一の解決策となります。このガイドでは、外部インターフェース解析から改ざん防止対策、設計再構築まで、ボードが標準的なリバースエンジニアリング手法を積極的に妨害する、完全にドキュメント化されていないシステムを解析するための特殊な方法論について説明します。

1. ブラックボックスPCBの定義と標準的な手法が不十分な理由

1.1 ブラックボックスの特性

ブラックボックスボードは、標準的な文書化されていないボードとは決定的に異なる点が1つあります。それは、情報が意図的に隠蔽されていることです。標準的な文書化されていないボードは、紛失や不注意によって文書化されていないだけで、抽出方法を知っていれば、すべての情報は物理的なハードウェア上で入手可能です。ブラックボックスボードは、そのような抽出を阻止または妨害するように設計されています。一般的な難読化手法は次のとおりです。

• 部品マーキングの除去： ICのマーキングが研磨、レーザーアブレーション、または化学的に除去されている。マーキングがないと、通常の手段ではICを識別できない。エンジニアは、ピン配置も機能も不明な未知のデバイスに直面することになる。
• ポッティングとカプセル化: 基板全体（または重要な部分）が不透明なエポキシ樹脂、ウレタン樹脂、またはシリコーン樹脂で覆われている。部品、配線、さらには基板基材さえも見えず、物理的にアクセスできない。
• カスタムシリコン： コアロジックを実装する独自のASICまたはマスクプログラムデバイス。このデバイスは市販されなかったため、データシートは存在しない。
• コードで保護されたマイクロコントローラ： ファームウェアは読み取り保護ヒューズによってロックされています。デバイスの動作を定義するプログラムは抽出できません。
• 不正開封防止機構： 物理的な侵入を検知し（蓋スイッチ、メッシュセンサー、電圧モニターなど）、揮発性キーを消去したり、破壊機構を作動させたりすることで対応する回路
• 難読化されたPCBレイアウト： 意図的な配線複雑化（不要なビア、誤解を招く配線、ダミー部品など）は、解析時間とエラー発生確率を高めるように設計されている。

1.2 標準的なRE手法が失敗する理由

標準的なリバースエンジニアリングでは、部品の識別は簡単（マーキングを読み取る）、配線の追跡は測定作業（画像と配線）、回路機能は部品の識別から導き出される（データシートを参照する）という前提があります。しかし、ブラックボックス基板はこれら3つの前提すべてを覆します。部品はマーキングで識別できず、配線はポッティングの下で​​見えない場合があり、カスタムシリコンには公開されているデータシートがありません。

2. ブラックボックス評価：対処すべき問題の特定

2.1 外部試験

デバイスを開封または分析する前に：

• 外観の特徴をすべて撮影してください。 筐体のマーキング、ラベル、規制認証（FCC ID、CEマーク、UL認証）。FCC IDはFCCデータベースで検索でき、内部写真やテストレポートから基板の詳細が明らかになる場合があります。
• すべてのコネクタを文書化する： コネクタの種類、ピン数、およびラベル表示。これらは基板の外部インターフェースを定義し、動作解析の出発点となります。
• カプセル化レベルを評価する： 基板は標準的な筐体（取り外し可能な蓋付き）に入っていますか？密閉型筐体（接着剤または溶接）ですか？ポッティングモジュール（基板が化合物に埋め込まれている）ですか？

2.2 非侵襲的画像診断

CTスキャンは、ブラックボックス解析において最も強力なツールです。基板構造、部品配置、さらにはポッティングコンパウンドを通した配線パターンまで、物理的に接触することなく画像化できます。高付加価値のブラックボックスプロジェクトにおいては、物理的な介入を行う前にCTスキャンを実施すべきです。

2.3リスク評価

侵襲的な検査に進む前に、以下を評価してください。

• 不正開封検知機構はありますか？（バッテリーバックアップ付き揮発性メモリ、メッシュセンサー、蓋スイッチなど、CTスキャンで確認できるもの）
• 利用可能なサンプルユニットはいくつありますか？（ブラックボックス分析ではサンプルが破壊される可能性があるため、複数のユニットを用意することが強く推奨されます。）
• 許容できるリスクレベルはどの程度か？（回路を理解することが目的か、それとも機能するコピーを作成することが目的か？前者であれば、解析上の損傷はより許容される。）

3. 外部インターフェース分析：外側から内側へ

3.1 コネクタのピン配置図

デバイスを開けずに、電気プローブを用いて各コネクタのピン配置をマッピングする。

• 電源ピン: 接地抵抗によって識別される（抵抗値が低い場合＝電源接地、デカップリングによる他のピンへの抵抗値が低い場合＝電源）。
• 通信ピン: ロジックアナライザまたはオシロスコープを接続し、通常動作時の信号アクティビティを観察します。UART信号は特徴的なスタート/ストップビットパターンを示し、SPIはクロック+データを示し、I2Cはクロック+ACK/NACK付き双方向データを示し、CANは差動信号を示します。
• アナログピン: 直流電圧を測定し、信号の変化を観察します。アナログ入出力は通常、ゆっくりと変化する信号、またはセンサーと相関した信号を示します。
• デジタルI / O： デバイスの動作と相関する状態変化を観察する（ボタンが押されたときに変化する入力、アクチュエータが作動したときに変化する出力など）。

3.2 プロトコルの識別と復号

識別された各通信インターフェースについて：

• プロトコル（ボーレート、データフォーマット、フレーミング）を決定する
• 通常動作中にデータストリームをキャプチャしてデコードする
• コマンド/レスポンスのパターン、データ構造、およびタイミング関係を特定する
• ブラックボックスが外部システムとどのように通信するかを記述するプロトコル仕様を作成する

この外部動作分析は、内部実装が部分的に不明な場合でも、あらゆる代替設計が満たさなければならない機能仕様を提供する。

3.3 パワー分析

デバイスの消費電力プロファイルを時間経過とともに測定する：

• 定常状態の消費電力は、回路全体の複雑さを示す指標となる。
• 電力消費量の変化と動作状態との相関関係から、内部活動パターンが明らかになる。
• 電源投入シーケンス（突入電流、起動時間、初期化電流プロファイル）は、内部アーキテクチャ（プロセッサの起動、FPGA構成、アナログ校正）に関する手がかりを提供する。

4. 内部分析：難読化および改ざん防止対策の突破

このセクションでは、標準的な部品識別や痕跡分析が意図的な妨害によって阻害された場合に必要となる特殊な技術について説明します。

4.1 ポッティングコンパウンドの除去

除去方法は化合物の種類によって異なります。

• シリコンポッティング： 柔らかい素材なので、丁寧に切断・剥離してください。部品へのリスクが最も低い素材です。知的財産権の隠蔽よりも環境保護を優先する場合によく使用されます。
• ウレタンポッティング： 中程度の硬度。化学溶解（専用溶剤）または慎重な機械的切削加工。部品損傷のリスクは中程度。
• エポキシ樹脂によるポッティング： 非常に難しい。部品に接触することなく材料を除去するには、CTスキャンデータに基づいてCNCマイクロフライス加工を行う必要がある。除去中に部品が損傷するリスクが高い。CTスキャンデータは、各部品の上部におけるフライス加工の深さ制限をプログラムするために使用される。
• 金属充填エポキシ樹脂： 一部の高度なセキュリティ用途では、金属粒子を充填したエポキシ樹脂を使用してX線画像を遮断します。これらは特殊な除去技術と、はるかに長い分析時間を必要とします。

4.2 マーキングが除去された部品の識別

ICマーキングが研磨またはアブレーションされた場合：

• パッケージ分析: ICパッケージの種類（QFP、BGA、SOIC、QFN）とピン数によって、候補の範囲は大幅に絞り込まれます。特定の電源ピン位置を持つ8ピンSOICは、電圧レギュレータ、オペアンプ、または小型メモリデバイスである可能性が高いです。
• 回路コンテキスト: 未知のICに接続されているコンポーネントは、強力な識別手がかりとなる。水晶発振器、SPIフラッシュメモリ、および複数のGPIO接続周辺機器に接続されているICは、ほぼ間違いなくマイクロコントローラである。
• 金型検査（カプセル除去）： ICパッケージ材料を化学的または機械的に除去すると、シリコンダイが露出します。ダイマーキング（パッケージマーキングが除去された場合でも残っていることが多い）、ダイサイズ、およびボンドパッドのレイアウトによってデバイスを識別できます。
• 赤外線画像処理の実施状況： 電源供給されたICからの熱放射パターンは、内部ダイ構造と動作セクションを明らかにし、デバイスの種類と機能に関する手がかりを提供する。

4.3 カスタムASICの取り扱い

ブラックボックスにカスタムASIC（特定用途向け集積回路）が含まれている場合、市販されていないため、どのデータベースからも識別できません。アプローチ：

• 機能特性評価： 入力刺激を与え、出力を観察することで、すべてのI/O動作をマッピングします。ASICの動作を、その仕組みを知らなくても記述する動作モデルを構築します。
• FPGAエミュレーション： 特性が明らかになった動作を、未知のASICの機能的な代替として最新のFPGAに実装する。これはASICの内部設計を複製するものではなく、同等の外部動作を実現するものである。
• 金型リバースエンジニアリング： 最も極端なケースでは、ASICダイを層ごとに撮影し、画像からゲートレベルの回路を再構築することができます。これは非常に高価（50,000万ドル～500,000万ドル以上）であり、通常は軍事用途または国家安全保障用途に限定されています。

5. 内部アクセスなしの行動特性評価

5.1 物理分析が不可能な場合

場合によっては、ブラックボックスを開けることができない（破壊的な改ざん機構、交換不可能な単一サンプル、または規制上の制約など）。リバースエンジニアリングの取り組み全体は、外部の行動分析に頼らざるを得ない。

• 包括的なI/Oマッピングとプロトコルデコード（第3節で説明）
• 伝達関数特性評価：各入出力関係について、動作範囲全体にわたって入力を出力に変換する数学関数を測定する。
• タイミング特性評価：すべての応答時間、遅延、および周期的な動作を測定する
• 状態機械分析：デバイスの動作状態、遷移、および遷移条件を特定する

5.2 行動データから機能的な代替手段を構築する

動作仕様を用いることで、内部実装を知らなくても機能的な代替品を設計することが可能になる。

• 必要なI/Oインターフェースと処理速度を実現できるプロセッサまたはFPGAプラットフォームを選択してください。
• 特性化された伝達関数、ステートマシン、およびタイミングをファームウェアまたはHDLで実装する
• 互換性を確保するために、コネクタの位置とピン配置を同一にした基板を設計する。
• オリジナルデバイスとの比較テストによって検証する

この手法を用いると、内部実装が全く異なっていても、システムの観点からは元の基板と全く同じように動作する基板が生成される。

6．複数の証拠を組み合わせた設計の再構築

6.1 証拠融合

ブラックボックス・リバースエンジニアリングは、単一の分析手法に頼ることはほとんどありません。代わりに、複数の情報源からの証拠が組み合わされます。

• CTスキャンデータは、部品の位置と基板構造を示す。
• 外部行動分析は機能仕様を提供する
• ポッティング除去（実施した場合）により、部品のマーキングと配線へのアクセスが可能になります。
• ICのデカプセル化により、マーキングされていないコンポーネントのデバイス識別が可能になります。
• プロトコルの復号化により通信インターフェースの仕様が提供される

それぞれの証拠源は、他の証拠源が残した空白を埋める役割を果たします。すべての証拠源が単一の一貫した設計記述に収束した時点で、再構築は完了します。

6.2 ブラックボックスプロジェクトの成果物

達成された分析深度に応じて：

• 完全復元： ポッティングが除去され、すべてのコンポーネントが識別された場合、通常のREプロジェクトと同等の標準成果物（回路図、ガーバー、BOM、ネットリスト）が得られます。
• 機能的な代替設計： 完全な物理分析が不可能な場合は、最新のコンポーネントを使用して元の外部動作を再現する新しい基板設計を行います。新しい回路図、新しいガーバーデータ、新しい部品表、および動作検証レポートが含まれます。
• インターフェース仕様: 外部分析のみが実施されていれば、すべてのインターフェース、プロトコル、タイミング、および転送関数の包括的なドキュメントが得られたはずです。ブラックボックスのホスト機器と正しく連携する代替システムを設計するには十分でした。

7. Highleapのブラックボックスリバースエンジニアリングサービス

Highleap Electronicsは、最も困難なリバースエンジニアリングプロジェクト向けに、専門的なブラックボックス解析を提供します。

• 高度なイメージング: CTスキャンで培養土を透過して X線分析 カプセル化されたアセンブリ、およびマーキングされていないICのダイレベル写真
• 鉢からの取り出し： CTデータ、化学溶解、機械的デカプセル化に基づいたCNCマイクロフライス加工 ― 部品保存プロトコル付き
• 行動分析: 開封できないデバイスに対するプロトコル復号、伝達関数特性評価、および状態機械解析
• FPGAエミュレーション： カスタムASICの機能を最新のFPGAプラットフォームに再現し、機能的な置き換えを実現
• 完全な成果物： フル 模式図の再構成 物理的分析が可能な場合、そうでない場合は行動代替設計を行う。
• 製造統合： 分析から 試作製作, アセンブリ, 機能検証
• 厳格なNDA: ブラックボックスプロジェクトには最高レベルの機密性が求められます。当社のセキュリティプロトコルはそれに適合しています。