回路基板レイアウト: 落とし穴を避けるための専門家のテクニック

効果的な回路基板レイアウトを設計するには、標準ガイドラインに従うだけでは不十分です。パフォーマンス、信頼性、製造可能性を損なう可能性のある一般的な落とし穴を回避するには、微妙な判断が必要です。この記事では、PCB 設計者が頻繁に陥りがちな落とし穴を回避し、最も要求の厳しいアプリケーションでも最適化されたレイアウトを作成できるようにするために役立つ、見落とされがちな高度なテクニックと洞察に焦点を当てます。

1. 信号リターンパス計画の精度

熟練した設計者でさえよくある間違いの 1 つは、高速信号に対するクリアで低インピーダンスのリターン パスの重要性を過小評価することです。リターン パスが不十分だと、EMI の問題、信号劣化の増加、予測できない動作が発生する可能性があります。

• グランドプレーンの分割：重要な領域ではグランドプレーンを分割しないようにしてください。設計者は、分割されたグランドプレーン上に信号を配線することがありますが、これは帰還電流の経路を長くし、ノイズを発生させる可能性があります。これらの影響を最小限に抑えるため、すべての高速信号が連続した帰還経路を持つようにしてください。

• 連結コンデンサ：デジタルグランドプレーンからアナロググランドプレーンなど、あるグランドプレーンから別のグランドプレーンへ接続する場合、高周波帰還電流の経路を短くするために連結コンデンサを使用します。これにより、ノイズ結合の可能性が低減され、境界を越えた信号の完全性が維持されます。

2. 適応型電力デカップリング戦略

デカップリング コンデンサは、標準値のコンデンサを IC の近くに配置するだけではありません。特定の要件に基づいて適切な値と配置を選択すると、大きな違いが生じる可能性があります。

• カスタムデカップリングネットワーク：大電流アプリケーションでは、幅広い周波数範囲をカバーするために、さまざまな容量のコンデンサを組み合わせて使用​​します。10～100 nFのコンデンサは高周波に対応し、より大きな容量のコンデンサは低周波に対応します。単一の周波数範囲でコンデンサを過負荷にすると、共振ピークが発生して電力の不安定性を引き起こす可能性があるため、避けてください。

• コンデンサの配置優先順位：一般的には電源ピンの近くにコンデンサを配置することが推奨されていますが、FPGAやプロセッサなど、電力需要が重要なICでは、デカップリングが不十分だと性能に影響が出る可能性があるため、コンデンサの配置を優先してください。重要度の低いICでは、デカップリングリソースを共有することで、スペースを節約し、不要な複雑さを軽減できます。

3. 多層基板における熱膨張の不一致を回避する

銅を多く含む層を持つFR4など、熱膨張率の異なる材料を組み合わせた多層基板を扱う場合、熱膨張率の不一致は、特に高出力設計において、応力や反りを引き起こす可能性がある。

• バランスの取れた層構成：反りを防ぐため、各層における銅の分布が対称になるようにしてください。銅の重量バランスが崩れると、製造時に反りが発生する可能性があります。これを避けるには、銅の密度が高い領域を反対側の層にミラーリングするか、バランスを取るためにダミーの銅充填を追加してください。

• 熱膨張補償材料：極端な温度サイクルにさらされる設計においては、熱膨張率が一致する高性能積層材を検討してください。これらの材料は、航空宇宙や自動車用電子機器などのミッションクリティカルな用途において、耐久性を向上させ、層間剥離のリスクを低減することができます。

4. 戦略的ビア管理: PCB 設計における信号と電源の問題を回避するテクニック

ビアは回路基板の設計に欠かせないものであり、特に複雑な多層基板では異なる層間の接続として機能します。ただし、戦略的に管理しないと、ビアは信号の整合性の問題、電力効率の低下、基板全体のパフォーマンスに影響する熱の問題につながる可能性があります。ビアの使用を最適化する方法を理解することで、信号のパフォーマンスと熱管理を改善できるだけでなく、コストの削減にも役立ちます。以下では、ビアを効果的に管理するためのベストプラクティス、ヒント、コスト削減戦略について詳しく説明します。

設計に適したビアの種類を選択する

ビアには、スルーホール、ブラインド、埋め込み、マイクロビアなど、さまざまな形式があり、それぞれに異なる用途があり、設計の複雑さ、コスト、パフォーマンスに影響を及ぼします。

• スルーホールビア: 最も一般的なタイプであるスルーホールビアは、PCB の厚さ全体にわたっており、低密度のボードに適しています。ただし、高速信号にスタブが作成され、信号の整合性が低下する可能性があります。 バックドリリング これらのスタブを削除することもできますが、製造コストが増加します。
• ブラインドビアと埋め込みビア: ブラインドビア 表面を内部層に接続し、 埋設ビア 表面に到達せずに 2 つの内部層を接続します。どちらもスペースを節約するのに役立ちますが、製造コストが高くなります。ビア スタブの長さを短縮し、信号干渉を最小限に抑えることが重要な高密度設計や高速回路では、控えめに使用してください。
• マイクロビア: 高密度相互接続 (HDI) ボードで一般的に使用されるマイクロビアは、直径が小さく、1 つのレイヤーにしかまたがりません。マイクロビアはファインピッチ設計に最適で、ボードの厚さを減らすことができますが、かなり高価です。高速相互接続やコンパクトなコンポーネント配置が必要な領域では、マイクロビアを選択的に使用してください。

予算の都合でブラインド ビアまたは埋め込みビアの使用が制限される場合は、高速差動ペアなど、信号の整合性が最も求められる領域にのみ使用してください。それほど重要でない接続の場合は、標準のスルーホール ビアの方が経済的です。

高周波信号に対するアンチパッド最適化

高周波信号は、ビアを介してルーティングされる場合、インピーダンスの不一致が発生し、反射や信号損失につながる可能性があるため、特に困難に直面します。アンチパッド、つまりグランドプレーンのビアの周囲のボイドは、ビアの静電容量を決定する上で重要な役割を果たします。

• アンチパッドのサイズを制御する: アンチパッドのサイズを調整すると、ビアの静電容量とインダクタンスのバランスをとるのに役立ちます。アンチパッドが大きいほど静電容量が減り、信号劣化が最小限に抑えられます。ただし、これによりインダクタンスも増加する可能性があるため、適切なバランスを見つけることが重要です。ほとんどの高周波設計では、シミュレーション ツールを使用して特定の信号速度に合わせてアンチパッドのサイズを微調整することが不可欠です。
• グラウンドステッチングビアの使用: RF や高速デジタル ラインなど、ノイズに特に敏感な信号の場合は、プライマリ信号ビアの周囲にスティッチング ビアを配置することを検討してください。これらのスティッチング ビアはグランドに接続され、ローカル グランド シールドを作成して、潜在的な EMI とクロストークを低減するのに役立ちます。

3D 電磁界シミュレーション ツールを使用して、重要な高速領域のビア構造をモデル化し、標準サイズに依存せずに、特定の設計ごとにアンチパッド サイズと配置を最適化します。

すべてのビアのアンチパッド サイズを最適化するのが理想的ですが、クロック ラインやデータ バスなどの重要な信号パスに重点を置きます。重要でないパスに標準のビア構造を使用すると、設計の複雑さが軽減され、製造コストが削減されます。

効果的な放熱のためのサーマルビアアレイ

熱管理は、特にパワー レギュレータ、MOSFET、LED などのコンポーネントが大量の熱を発生する可能性がある高出力設計では重要です。サーマル ビアは、上層から内層、さらには下層に熱を伝達して放散を助ける小さなビアです。

• サーマルビアアレイの作成: 1 つの大きなビアの代わりに、小さなビアの配列を使用すると、接触面積が拡大して熱伝達が向上します。熱ビアを発熱部品の下に配置し、内層または最下層の大きな銅箔に接続して、熱が直接放散される経路を作成します。
• 塗りつぶしオプション経由: 安定した熱接続を必要とするコンポーネントの下のビアには、充填ビアまたはプラグビアを検討してください。充填ビアは熱伝導を改善し、パワートランジスタなどのコンポーネントの下で不可欠な機械的安定性を提供します。充填ビアはコストを増加させるため、高電力領域に選択的に使用する必要があることに注意してください。
• 銅の流し込みと平面接続: 熱ビアを、ヒートスプレッダとして機能する専用のグランドまたは電源プレーンに接続します。熱ビアのあるレイヤーで銅の厚さを増やすと (たとえば、2 オンスではなく 1 オンス)、放熱性がさらに高まりますが、基板のコストが増加します。銅の厚さを選択するときは、コストと熱性能の要件を比較検討してください。

熱性能と構造的完全性のバランスをとるために、サーマルビアをアレイ内に配置する際は、通常の中心間間隔を 1.0 ～ 1.5 mm にします。また、ビアの密度が高すぎると製造が複雑になり、コストが増加する可能性があるため、ビアの密度が高すぎることは避けてください。

標準サイズのサーマルビアを使用し、必要な場合を除き、ビア密度を過剰に指定しないでください。中程度の熱要件を持つ設計の場合、まばらなビア パターンで十分な場合があり、高価なサーマルビアの必要性が減ります。

ビア配置による信号遅延と電力損失の最小化

ビアが過度に使用されたり、明確な戦略なしに配置されたりする設計では、信号遅延や電力損失が問題になることがあります。電源プレーンとグランドプレーンで使用されるビアの配置とタイプは、特に高電流または高速設計では、パフォーマンスに大きな影響を与える可能性があります。

• 高電流パス用の並列ビア: 電源ラインなどの高電流パスは、単一のビアに依存すべきではありません。代わりに、複数のビアを並列に使用して電流負荷を分散し、抵抗を減らします。これにより、局所的な発熱や、時間の経過とともに発生する可能性のある信頼性の問題を防止できます。
• 不要なレイヤー遷移を避ける: 各ビアは少量のインダクタンスを導入し、それが蓄積して信号遅延を引き起こす可能性があります。トレース ルーティングを効果的に計画して、高速信号のレイヤー遷移を最小限に抑えます。高速バスの場合、各ビアによって遅延と信号劣化が発生する可能性があるため、レイヤーの変更は最小限に抑えます。
• 短いリターンパスの確保: レイヤーが変わる信号の場合、ループ領域を最小限に抑えるために、リターン パスが可能な限り近くなるようにします。たとえば、信号ビアがレイヤー 1 からレイヤー 3 に移動する場合は、近くにグランド ビアを配置して低インピーダンスのリターン パスを提供し、ノイズと EMI を減らします。

電力分配ネットワーク (PDN) では、ビアを 1 か所に集中させるのではなく、パスに沿って均一に分散させます。これにより、電流の分散が強化され、電圧降下につながるボトルネックが防止されます。

すべての電源ラインに高密度のビア アレイを使用する代わりに、電流要件を評価します。低電流ラインの場合は、ビアの数が少なくても十分であり、製造の複雑さとコストの両方が軽減されます。

高度な技術: スタッガードマイクロビアとバックドリル

極めて高密度または高周波の設計の場合、スタッガード マイクロビアやバック ドリルなどの高度なビア技術によってパフォーマンスを最適化できますが、複雑さが増し、コストを考慮する必要もあります。

• スタッガードマイクロビア: HDI ボードの場合、スタッガード マイクロビア (ビアを積み重ねるのではなく、ずらした位置に配置) により信頼性が向上し、スタック ビアに比べてコスト効率が向上します。スタッガード配置により製造中の機械的ストレスも軽減されます。これは、複数のマイクロビア層を持つ設計では重要です。
• スタブを最小限に抑えるバックドリル: ビア スタブは、信号層に接続されていないビアの部分であり、高速設計では不要なアンテナとして機能します。バック ドリルによりこれらのスタブが除去され、反射が低減され、信号の整合性が向上します。ただし、バック ドリルには精度が求められ、製造コストも増加するため、重要な高速信号パスにのみ使用する必要があります。

可能な場合は、スタック ビアの代わりにスタッガード マイクロビアを使用します。スタッガード マイクロビアは通常、製造工程が少なくて済みます。バック ドリルの場合は、過剰な製造コストを避けるために、重要な信号ラインのみに使用を制限します。

5. クロストークの管理の基本を超えて

特に周波数が高くなり、ボードの占有面積が制限されるようになると、トレースの間隔を単に広げるだけでは、クロストークを軽減するのに十分ではない場合があります。

• 層間における直交配線：複数の層にまたがる配線を行う場合、容量結合を低減するために、重要な信号は隣接する層で互いに直交するように配線します。例えば、信号が層1で水平方向に配線されている場合、理想的には層2では垂直方向に配線する必要があります。

• 高速信号用ガードトレース：ガードトレースは一般的に使用されていますが、適切な接地がないと効果を発揮しません。高速信号に対する効果的なシールドを形成するには、ガードトレースの両端とトレースに沿ってビアを使用して、必ずガードトレースをソリッドグランドプレーンに接続してください。

6. 回路基板レイアウトにおけるミックス信号設計のための高度なインピーダンス制御

アナログ信号とデジタル信号が共存するミックスドシグナル設計の回路基板レイアウトでは、信号の整合性を確保するためにインピーダンス制御の管理が不可欠です。デジタル信号とアナログ信号のさまざまなインピーダンス要件により、クロストーク、ノイズ、信号反射を防ぐことが困難になります。さまざまなインピーダンス タイプを理解して管理することで、設計者はアナログ領域とデジタル領域間の干渉を最小限に抑え、信号の明瞭性を維持できます。

ミックスドシグナル回路基板レイアウトにおけるインピーダンスの種類

1. 特性インピーダンス
   特性インピーダンスは伝送線路の固有のインピーダンスであり、伝送線路の物理的寸法と周囲の材料の特性によって決まります。PCB 設計では、高速信号で信号反射を防ぐために特性インピーダンスを維持することが重要です。一般的な値は、シングルエンド トレースの場合は 50 オーム、差動ペアの場合は 100 オームです。トレースに沿って特性インピーダンスを一定に保つと、特にデジタル信号や高周波アプリケーションで信号の整合性を確保するのに役立ちます。
2. 差動インピーダンス
   差動インピーダンスは、USB、HDMI、またはイーサネットで使用されるような、信号が 100 本の導体を介して送信されるペア信号に特有のものです。これは、ペアとして 120 本の導体間で測定されるインピーダンスであり、通常は約 XNUMX ～ XNUMX オームです。差動インピーダンスを適切に制御すると、信号スキューが最小限に抑えられ、XNUMX つの信号間の同期が維持されます。これは、高速データの整合性に不可欠です。
3. シングルエンドインピーダンス
   シングルエンド インピーダンスは、信号が接地基準に対して単一の導体上を移動するトレースに適用されます。これは、アナログ回路や低速のデジタル信号でよく使用されます。シングルエンド インピーダンスは通常、約 50 オームを目標としており、このインピーダンスを維持することは、信号損失と反射を減らして、より明瞭で信頼性の高い信号伝送を行うために不可欠です。
4. コモンモードインピーダンス
   コモンモード インピーダンスは、グランドを基準とした 2 つの導体間のコモンモード信号から見たインピーダンスを表します。ミックス信号設計では、このタイプは電磁干渉 (EMI) とノイズ結合を管理するときに特に重要です。コモンモード インピーダンスが高いと、不要なコモンモード信号が抑制され、敏感なアナログ回路のノイズが軽減されます。
5. 制御されたインピーダンス
   制御インピーダンスとは、特性インピーダンス、差動インピーダンス、およびシングルエンド インピーダンスを意図的に設計および管理することです。インピーダンスの不一致がわずかでも信号の反射や損失につながる可能性があるため、高周波回路には不可欠です。制御インピーダンスは、トレース幅、間隔、およびレイヤー スタックアップの正確な調整によって実現され、通常はシミュレーション ツールで検証されます。
6. インピーダンス整合
   インピーダンス マッチングでは、負荷インピーダンスをソース インピーダンスに合わせて調整し、コンポーネントまたは回路間のインターフェイスでの反射を最小限に抑えます。この概念は、インピーダンスの不一致によってパフォーマンスが低下する可能性がある RF および高速デジタル設計で特に重要です。インピーダンスをマッチングすることで、設計者は最大の電力伝送と最小の信号損失を保証できます。

密結合の専用グランドプレーン

高周波デジタル ノイズが敏感なアナログ信号に影響を与えないようにするために、ミックスド シグナル回路基板のレイアウトでは、デジタル グランド プレーンとアナログ グランド プレーンが分離されることがよくあります。ただし、グランド ループやインピーダンスの不連続などの問題を防ぐために、これらのプレーンを慎重に管理する必要があります。

• 分離されているが結合されたグランドプレーン: 理想的には、デジタル グランド プレーンとアナログ グランド プレーンを密に結合して互いに近づけ、インピーダンスの不一致を起こさずにノイズを制御します。この設計により、グランド ループの可能性が最小限に抑えられ、効率的なリターン パスが提供されます。境界をまたいでステッチング コンデンサを使用して、高周波信号の連続性を確保します。
• 絶縁された単一の統合グランドプレーン: 低ノイズ アプリケーションでは、アナログ コンポーネントをデジタル ノイズから保護するために分離されたセクションを作成すると、単一のグランド プレーンで機能する可能性があります。このアプローチは設計を簡素化し、スペースを節約できますが、効果的なインピーダンス整合とノイズ分離を確認するために徹底的なシミュレーションが必要です。
• インピーダンス整合のシミュレーション: 電磁 (EM) シミュレーション ツールを使用して、グランド プレーンの動作、特に密接に結合されたプレーンが相互作用して信号の整合性に与える影響を分析します。レイアウトをシミュレーションすると、潜在的なインピーダンスの不一致を検出し、製造前に調整することができます。

差動ペアにおけるスタブの最小化

高速データ伝送によく使用される差動ペアは、インピーダンスの不一致に特に敏感で、信号劣化につながる可能性があります。ビア スタブ、つまりビアの未使用セクションは、差動信号に悪影響を与えるインピーダンスの不連続性を生み出す可能性があります。

• スタブを除去するためのバックドリル: ビア スタブはアンテナとして機能し、差動信号の整合性を妨げる不要な反射を引き起こします。特に 5 Gbps を超えるデータ レートの場合は、バック ドリルを使用して余分なビア材料を除去します。これにより、インピーダンスの不整合が軽減され、信号の明瞭性が維持され、高速接続でのノイズが最小限に抑えられます。
• 差動ペアの最適化された配線: ミックス信号設計では、差動ペアに沿って一貫した間隔と制御されたインピーダンスを維持することが重要です。各遷移によって潜在的なスタブが導入されるため、レイヤーの変更を最小限に抑えて追加のビアの必要性を減らします。レイヤーの変更が必要な場合は、制御された深さのドリル加工により、完全なバックドリル加工を必要とせずにスタブの長さを短縮できます。

ミックスドシグナル回路基板レイアウトにおけるインピーダンス制御の追加のベストプラクティス

• 電源プレーンとグランドプレーンの重複を避ける: デジタル電源プレーンをアナログ グランド プレーンの上に直接配置すると、結合容量が生じ、ノイズがアナログ セクションに伝播する可能性があります。これらのプレーンは垂直方向と水平方向に分離して、敏感なアナログ領域での意図しない結合を防止します。
• ガードトレースとシールド技術を使用する: 重要なアナログ コンポーネントの周囲に接地されたガード トレースまたはシールドを配置して、デジタル ノイズからさらに分離します。ノイズの多い環境では、アナログ トレースの周囲に接地された銅配線を追加することで、EMI およびクロストークに対する保護が強化されます。
• スタックビアの統合インピ​​ーダンス制御: スタックされたビアを必要とする高密度コンポーネントを備えた設計では、容量負荷を防ぐために各ビアの周囲のアンチパッド サイズを最適化してインピーダンスの連続性を維持します。この手法は、信号の整合性を損なうことなくコンパクトなレイアウトを必要とするボードに特に役立ちます。

ミックスドシグナル回路基板レイアウトでインピーダンスを効果的に管理することは、堅牢な信号整合性を実現し、アナログ領域とデジタル領域間の干渉を減らすために不可欠です。密結合グランドプレーン、スタブを最小化するバックドリル、差動ペアのルーティングの最適化などの手法を実装することで、設計者はミックスドシグナル PCB のパフォーマンスを強化できます。インピーダンスを慎重に制御することで、厳しいパフォーマンス基準を満たす高品質の基板を作成し、さまざまな複雑なアプリケーションで信頼性の高い動作を確保できます。PCB および PCBA メーカーとして、当社はこれらの高度なインピーダンス制御戦略を実現するために必要な専門知識と精度を提供し、お客様が自信を持ってミックスドシグナル設計を市場に投入できるよう支援します。

7. DFM の検討: 製造可能性の問題に積極的に取り組む

設計者は、設計プロセスの最終段階まで製造可能性を無視することが多く、その結果、生産の遅延やコストのかかるやり直しが発生します。

• 過度に厳しい公差を避ける：プリント基板メーカーは、微細な配線や間隔の公差に苦慮する場合があります。必要がない限り、限界に挑戦することは避け、メーカーに相談してその能力を理解しましょう。多くの設計において、公差を緩和することで、性能を損なうことなく歩留まりを向上させ、コストを削減できます。

• 鋭利な角を避ける：パッドや切り欠き部分の鋭利な内角は応力集中を引き起こし、時間の経過とともに基板の故障につながる可能性があります。特に切り欠き部分や大きな銅箔領域では、角を丸くすることで機械的耐久性を高め、製造上の問題を回避できます。

8. シミュレーションとテスト: 生産前検証ツールの活用

シミュレーションの重要性は過小評価されがちですが、生産前の徹底したテストを行うことで、ほとんどの問題が現場での障害となるのを防ぐことができます。

• 電力インテグリティシミュレーション：基本的なデカップリングコンデンサの配置にとどまらず、配電ネットワーク（PDN）全体をシミュレーションすることで、ホットスポット、過剰な電圧降下、共振問題などを特定できます。PowerSIなどのツールを使えば、電流がプレーン間をどのように流れるかを把握でき、物理的なプロトタイプを作成する前に弱点を洗い出すことができます。

• 信頼性向上のための熱および応力シミュレーション：高密度設計や高出力設計では、熱応力が時間とともに蓄積され、基板の信頼性に影響を与える可能性があります。Ansys SIwaveやAltiumの熱シミュレーションなどのツールを使用すると、層間の熱分布をモデル化できるため、レイアウトを調整して熱ホットスポットや反りのリスクを軽減できます。

結論

効果的な回路基板レイアウト設計は、標準的な手法を超えており、パフォーマンス、信頼性、コストに影響を与える可能性のある一般的な落とし穴を回避するための戦略的な選択を伴います。リターン パス管理、電力整合性、熱バランス、製造可能性などの高度な考慮事項を優先することで、設計者は堅牢で高性能な回路基板を作成できます。

信頼できる PCB および PCBA メーカーである Highleap Electronics では、これらの綿密な技術が、時間とリソースを節約しながら製品の信頼性を高めるために不可欠であることを認識しています。品質と革新に対する当社の献身により、お客様の設計は業界標準を満たすだけでなく、それを上回るものになります。お客様のアイデアを優れた製品に変え、今日の競争の激しい環境でお客様が期待する信頼性とパフォーマンスを提供するパートナーとして当社をご利用ください。