高速ネットワークハードウェア向けイーサネットスイッチ基板の製造

イーサネットスイッチ基板は、スイッチングデバイスまたはプロセッサ、イーサネットPHY、メモリ、クロック、電力変換、管理回路、銅線または光ポートインターフェースなど、複数の異なる電気領域に対応する製造プラットフォームです。基板は少数の銅線ポートのみをサポートする場合もあれば、SFP/SFP+/その他のプラグイン可能なインターフェースと多数のポートを組み合わせる場合もあります。電気的要件はアーキテクチャとデータレートによって変化するため、実用的な製造計画は、一般的な「ネットワークスイッチ基板」仕様からではなく、実際の回路図、スタックアップ、チャネル制約、およびアセンブリ部品表（BOM）から始める必要があります。Highleap Electronicsは、高速通信基板の製造と、制御インピーダンス多層基板、高密度実装、生産指向のエンジニアリングレビューなど、ネットワークハードウェア向けのターンキーPCBAサポートを提供しています。

1. スイッチアーキテクチャから始める。一般的な「イーサネット基板」仕様から始めるのではない。

同じ製品カテゴリーであっても、PCB設計上の課題は大きく異なる場合があります。コンパクトなアンマネージドスイッチでは、高度に統合されたスイッチ/PHYデバイスと複数の磁気モジュールが使用されることがあります。一方、マネージドプラットフォームでは、独立したCPU、DDRメモリ、フラッシュメモリ、複数のPHY、SFPケージ、冗長電源、コンソールポート、そして大型のスイッチングASICが追加される場合があります。

1.1 スタックアップリリース前にすべての高速インターフェースを特定する

設計チームは、電気的動作が制御された形状に依存するインターフェースをマークする必要があります。これには、PHYと磁気素子間の差動ペア、スイッチASICとPHY間のシリアルインターフェース、高速メモリバス、クロックライン、より複雑なプラットフォーム上のPCIeまたはその他のホストインターフェース、および光モジュールへの高速接続などが含まれます。

すべてのネットにインピーダンス制御が必要なわけではありません。すべての経路を「高速」として扱うと、性能向上には繋がらずコストが増加するだけです。製造図面には、実際にインピーダンス制御が必要な構造と、それぞれの許容誤差を明記する必要があります。

1.2 銅ポートと光ポートではレイアウトに異なる制約が生じる

銅線イーサネットポートは、磁気部品と外部コネクタを介して配線されます。プラグイン式の光/電気モジュールは、高速シリアルチャネル、ケージ機構、コネクタの挿入形状、および損失に敏感な長距離経路を伴う場合があります。両方が存在する場合、ボードの異なる領域で異なる配線ルールが必要になる可能性があります。

1.3 ポート数はボードサイズよりも重要

ポート数が増加すると、設計にはより多くのPHYチャネル、電源レール、クロック分配、I/Oコネクタ、放熱対策、高密度な配線が必要になる場合があります。これにより、設計はより多くの層数やHDI PCB機能を必要とする可能性があります。製造上の目標は、配線や信号完全性の制約を解決する場合にのみ複雑さを加えることです。

2. スイッチ・ツー・PHYおよびポート側ルーティングのためのPCBスタックアップとインピーダンス制御

スタックアップは、イーサネットスイッチの性能を大きく左右する、製造における初期段階の重要な決定事項の一つです。誘電体の厚さ、銅の厚さ、樹脂含有量、ガラスの種類、基準面の配置、最終的な配線形状など、すべてがインピーダンスと損失に影響を与えます。

2.1 基準面を中心としたスタックアップの構築

高速層には、一定の間隔で連続した基準面を配置する必要があります。これにより、レイアウトチームはインピーダンスを予測しやすく、帰還電流経路を短縮できます。電源層とグランド層の配置も、電源分配インピーダンスや配線層間のクロストークに影響を与えます。

製造においては、承認されたPCB積層構造仕様書に、積層材の種類、コア／プリプレグ構造、銅箔重量、完成時の厚さ、およびインピーダンス制御層を明記する必要があります。サプライヤーが同等の誘電体構造を提案する場合は、リリース前に電気的にその変更を検証する必要があります。

2.2 すべてのイーサネットスイッチ基板に低損失材料が必要か？

いいえ。適切に設計されたFR-4システムは、損失バジェットと構造が許せば、多くのイーサネットスイッチチャネルに適しています。エッジレート、チャネル長、コネクタの挿入数、シリアルデータレート、または挿入損失マージンによって標準材料では不十分な場合は、低損失ラミネートが有効になります。適切な選択はチャネルバジェットに基づいて行われます。当社の高速PCB材料選定ガイドでは、ラミネートのブランドを性能保証とみなすのではなく、比較すべき製造変数について説明しています。

Highleapは、高速PCB製造で使用される標準および低損失材料ファミリーに対応しています。材料の代替については、誘電率（Dk）、誘電損失（Df）、厚みの入手可能性、銅箔形状、熱特性、および積層構造との適合性を考慮して評価する必要があります。

2.3 インピーダンスクーポンによる製作構造の検証

インピーダンス制御が必要な場合、テストクーポンを製造パネル上に配置して、製造後に測定することができます。クーポンは製造されたスタックアップと形状を検証するものであり、組み立てられたシステム上でのエンドツーエンドのチャネル検証に取って代わるものではありません。テスト要件、目標値、許容誤差、基準層、およびクーポン構造は、注文書に記載する必要があります。

3. ギガビットおよびマルチギガビットスイッチハードウェアにおけるビア構造、コネクタ、および損失バジェット

信号エッジレートとチャネル周波数が上昇するにつれて、不連続性はますます重要になります。ビア、コネクタの配線開始部、スタブ、層間遷移、基準面の変更などはすべて寄生効果を増大させます。

3.1 イーサネットスイッチの基板は必ず裏面に穴を開ける必要がありますか？

いいえ。チャネル予算が許せば、標準的なスルーホールめっきでも全く問題ありません。未使用のビアスタブや配線密度が、追加工程を正当化するほど大きくなった場合に、 PCBの裏面ドリル加工、ブラインドビア、マイクロビアが導入されます。製造業者は、ガーバーファイルから意図を推測するのではなく、制御された深さのドリル加工テーブルまたはHDIビルドシーケンスを受け取るべきです。

3.2 コネクタの展開形状は一貫性を保つ必要がある

RJ45マグネティックス、基板間コネクタ、メザニンコネクタ、プラグインモジュールソケットはそれぞれ、構造間の遷移部を形成します。パッドサイズ、アンチパッド形状、リファレンスビアの配置、およびブレークアウト配線は、局所インピーダンスに大きな影響を与える可能性があります。これらの遷移部付近での製造CAM変更は最小限に抑え、必要に応じて見直す必要があります。

3.3 ケージおよびコネクタ周辺の機械的公差を無視しないこと

SFPファミリーのケージ、スタック型RJ45コネクタ、LED、ライトパイプ、筐体の切り欠きなどにより、機械的に密接な関係が生じます。基板外形寸法公差、コネクタ位置、取り付け穴位置、はんだ接合部の密着度などが最終的な嵌合状態に影響を与える可能性があります。3Dモデルや機械図面を用いることで、組立担当者は製造前に干渉箇所を特定できます。

4. イーサネットスイッチボードにおける電力分配、クロック、およびリターンパス制御

信号経路が注目されがちですが、スイッチの故障の多くは、電源の安定性、クロック品質、またはリターンパスの問題から始まります。

4.1 スイッチングデバイスは多くの場合、複数の低電圧レールを必要とする

スイッチASICとプロセッサは、コア、I/O、メモリ、アナログ、およびSerDes用の電源をそれぞれ別々に使用する場合があります。レギュレータのトポロジーとシーケンスはデバイス固有です。PCB上では、広い電源プレーン、局所的なデカップリング、ビアの配置、および低インピーダンス接続により、電源分配ネットワークが意図どおりに動作します。

4.2 クロックルーティングは電気インターフェースとして扱うべきである

PHYやスイッチデバイス用の基準発振器やクロックは、ノイズやリターン不連続の影響を受けやすい。製造元は、ガード/キープアウト構造を維持し、承認がない限り、これらの回路周辺のステッチングビアや基準銅箔を移動させないようにする必要がある。

4.3 リターンパスの不連続性は、トレース長の差よりも深刻な問題となる可能性がある

分割プレーンを横切る差動ペアや、適切な接続なしに基準を変更する差動ペアは、コモンモードノイズやEMIを発生させる可能性があります。これは、レイアウトがリリースされた後に製造段階で修正することはできません。実用的なDFMレビューでは、プレーンの破損、製造上の問題、ビアの制約などを特定できますが、最終的な信号完全性の検証はハードウェア設計プロセスの一部として残ります。

5. スイッチASIC、PHY、マグネティックス、RJ45、およびプラグインインターフェース用のPCBアセンブリ

イーサネットスイッチのPCBAは、多くの場合、複数の技術を組み合わせた構成になっています。ファインピッチBGAアセンブリは、 QFN、水晶発振子、パワーインダクタ、大型RJ45コネクタ、圧入部品やスルーホール部品、金属ケージなどと並んで配置されることがあります。

5.1 BGAおよびQFNアセンブリにはパッケージ固有のプロセス制御が必要

ステンシル設計、ペースト量、リフロープロファイル、基板サポート、パッケージの水分処理は、接合部の品質に影響を与えます。BGAまたはQFNサーマルパッド下のビアインパッドは、ビアが開いているとハンダが吸い上げられるため、適切な充填/キャップ仕様を満たす必要があります。X線は、AOIでは完全に評価できない隠れた接合部やサーマルパッドのボイドの評価に役立ちます。

5.2 磁気部品およびイーサネットコネクタの交換は管理された方法で行う必要がある

機械的に類似した外観を持つ2つのRJ45コネクタでも、内蔵磁気部品、LEDピン配置、センタータップ構成、シールド構造、PoE機能などが異なる場合があります。同様に、個別の磁気モジュールには設計に適合しなければならない電気的仕様があります。したがって、部品表の代替は、フットプリントのみに基づいて行うのではなく、エンジニアリング部門の承認を得る必要があります。

5.3 大型コネクタがはんだ付け経路に与える影響

コネクタの設計や基板構成によっては、スルーホール部品はSMT後にウェーブはんだ付け、選択はんだ付け、または手動はんだ付けされる場合があります。熱緩和、穴のサイズ、銅接続、および隣接部品周辺のキープアウトは、選択したプロセスと互換性がある必要があります。HighleapのSMT PCBアセンブリサービスは、完全なスイッチPCBAを実現するために、スルーホールアセンブリと統合できます。

6. イーサネットスイッチPCBAの検査および機能テスト戦略

優れたテスト計画では、製造上の欠陥とシステムレベルのイーサネット性能を区別する。

6.1 裸板

製造済み基板の標準的な検査手順は、100%の電気的導通/絶縁試験です。インピーダンス制御が必要な場合は、インピーダンス試験片が追加されます。寸法、ソルダーマスク、表面処理、穴あけ、および目視検査により、基板が仕様に適合していることが確認されます。

6.2 組立検査

SPIは、実装前に半田ペーストの付着状態を確認できます。AOIは、部品の有無、極性、位置合わせ、および目視可能な半田接合部をチェックします。BGA 、LGA、QFN、またはその他の隠れた半田接合部については、 X線検査が追加されます。これらの方法は互いに補完し合うものであり、いずれか1つだけではイーサネットポートが正しく機能していることを証明することはできません。

6.3 イーサネットスイッチのPCBA機能テストでは何を対象とすべきか？

機能テストには、電源レール、消費電流、ブートシーケンス、プログラミング、管理インターフェース、ポートリンクアップ、ループバックまたはトラフィックテスト、LED動作、および該当する場合は光モジュール認識が含まれます。テストの深度は、プロジェクト用に提供される、または共同開発される治具とソフトウェアによって異なります。PCB/PCBA検査は、完成したスイッチのIEEE 802.3相互運用性、EMC、安全性、または規制適合性を保証するものではありません。

7. エンジニアリングパッケージチェックリスト：試作イーサネットスイッチ基板から量産まで

正確な見積もりと管理された生産リリースを実現するには、以下を含めてください。

• Gerber/ODB++データおよびドリルファイル
• 基板寸法、公差、特殊工程を記載した製作図面
• 承認された積層構成と材料要件
• 目標値、許容値、および基準層を含む制御インピーダンスリスト
• 承認された製造業者部品番号と代替ポリシーを含むBOM
• ピックアンドプレースデータと組立図
• 重要なインターフェースのコネクタ／ケージの機械的詳細
• プログラミングファイルと手順
• 機能テスト手順、ソフトウェア、治具、および合否判定基準
• 試作品、パイロット生産、量産数量、およびトレーサビリティ要件

段階的なPCBプロトタイプ製作は、量産データセットを確定する前に、積層構造、機械的適合性、組立工程、熱特性、および試験方法を検証するのに役立ちます。Highleap Electronicsは、お客様のチームが定義した調達および試験範囲に応じて、製造のみ、委託組立、またはターンキーPCB組立をサポートできます。関連するスイッチアーキテクチャおよび検証に関するトピックについては、スイッチPCBの概要およびネットワークスイッチPCB信頼性試験ガイドをご覧ください。