高周波プリント基板設計は、5Gインフラや車載レーダーから衛星通信、IoTゲートウェイに至るまで、現代の電子システムにおいて不可欠なものとなっています。動作周波数が数ギガヘルツを超えるにつれ、根本的な課題は、単純な回路接続から、信号の完全性を維持し、伝送損失を全体的に最小限に抑えることへと変化しています。

高周波PCB設計を成功させる鍵は、信号が導体上の単純な電圧としてではなく、慎重に制御された伝送媒体を通して電磁波として伝搬するということを理解することです。この記事では、材料選択、スタックアップアーキテクチャ、インピーダンス制御、レイアウト最適化、電磁両立性、製造上の考慮事項という6つの重要な分野にわたる実践的なエンジニアリングガイダンスを提供します。無線通信用または高速デジタルシステム用のRF PCBを設計する場合でも、これらの原則は信頼性の高い低損失信号伝送を実現するのに役立ちます。RO3203高周波基板の構築では、RFモデルを使用可能なコア厚、銅プロファイル、およびメーカー承認のスタックアップと整合させる必要があります。

クイック見積もりを取得

PCB上の高周波動作を理解する

電磁波の伝播

高周波域では、信号伝送は導体を介した電圧伝搬から、プリント基板（PCB）基板を介した電磁波伝搬へと根本的に変化します。この変化に伴い、エンジニアは各配線を特性インピーダンス、伝搬遅延、周波数依存損失を持つ伝送線路として扱う必要が生じます。PCBは単なる実装プラットフォームではなくなり、RF信号経路の不可欠な構成要素となるのです。

重要な材料特性

高周波信号性能は、誘電率（Dk）、誘電正接（Df）、および銅表面粗さという3つの材料パラメータによって大きく左右されます。誘電率は信号速度とインピーダンスを決定し、誘電正接は基板を通過する信号損失に直接影響します。銅表面粗さは1GHzを超える周波数帯でますます重要になります。表皮効果により電流が導体表面付近に集中するため、表面の凹凸が挿入損失に大きく影響するからです。

主要な高周波効果

表皮効果により、周波数の上昇に伴い、導体表面付近の電流層がますます薄くなり、結果として抵抗と信号損失が増加します。誘電損失は、交流電界が基板材料内部で分子摩擦を引き起こし、信号エネルギーを熱に変換することで発生します。高周波では、容量結合と誘導結合の両方によって隣接する配線間のクロストークが強まるため、信号の完全性を維持するには、配線間隔とシールド対策を慎重に行う必要があります。

高周波PCB

高周波PCBの材料選択

標準FR4を超えて

一般的な用途ではコスト効率に優れた標準FR4ラミネートは、高周波PCB設計において大きな制約があります。その比較的高い誘電正接（通常0.02）と可変誘電率（周波数と温度に依存して4.2～4.5）は、1～2GHzを超える高精度RFアプリケーションには不向きです。Rogers 、Taconic、Isola、Panasonicなどの高周波ラミネートは、RF信号伝送専用に設計された、厳密に制御された電気特性を備えています。

性能比較

Rogers 4350Bは、性能と製造性のバランスを取った、広く採用されている材料です。安定した誘電率3.48と低い誘電率0.0037を実現しながら、標準的なFR4加工温度との互換性を維持しています。Rogers 3003のような純粋なPTFEベースの材料は、さらに低い誘電率（誘電率0.0013）を実現しますが、特殊な加工が必要です。以下の表は、主な違いを示しています。

材料	10GHzでのDk	10GHzにおけるDf	熱係数
FR4	4.3	0.020	高分散
ロジャース4350B	3.48	0.0037	±50ppm /°C
ロジャーズ3003	3.00	0.0013	-24 ppm/°C

選択基準

高周波PCB設計における材料選定は、電気性能、熱安定性、そして製造互換性のバランスをとる必要があります。広い温度範囲で動作する必要があるアプリケーションでは、インピーダンスシフトや機械的ストレスを防止するため、熱膨張係数（CTE）の低い材料が求められます。コスト最適化の観点から、RF信号層には高性能材料を使用し、それ以外の層には標準的なFR4を使用したハイブリッドスタックアップが採用されるケースが多く見られます。

スタックアップ設計とインピーダンス制御

レイヤー構成戦略

インピーダンス制御伝送には、信号層と基準プレーンの慎重な組み合わせが必要です。各高周波信号層は、厳密に制御された距離で隣接するグラウンドまたは電源プレーンを備え、マイクロストリップ（外層）またはストリップライン（内層）の伝送構造を形成する必要があります。この信号とグラウンドの結合は、電磁波の伝播に必要なリターンパスを提供し、隣接層からの信号を遮蔽します。

インピーダンス計算と制御

特性インピーダンスは、確立された伝送線路方程式に従い、トレース幅、基板の厚さ、および誘電率に依存します。マイクロストリップ線路の場合、トレース幅が広く基板が薄いほどインピーダンスは低下します。RFシステムで50Ω、差動ペアで100Ωといった標準的なインピーダンスを実現するには、通常±10%の許容誤差を持つ慎重な寸法管理が必要です。Polar SI9000などの最新のインピーダンス計算ツールや、高度なEDAソフトウェアに統合されたツールを使用すれば、製造前に正確なモデリングが可能です。

マイクロストリップとストリップライン

マイクロストリップ伝送線路は、信号トレースを外層に配置し、その下に単一の基準面を設けることで、インピーダンス制御が容易になり、コストも低くなりますが、信号が電磁放射にさらされます。ストリップライン構造は、信号を2つの基準面の間に挟むことで、優れたEMIシールドと周波数範囲全体にわたるより安定したインピーダンスを実現します。ただし、リターンパスが長くなり、製造が複雑になるため、損失が増大します。

レイアウトと配線のベストプラクティス

伝送経路の最適化

高周波PCB設計では、不連続性を最小限に抑えた、実用的かつ最短の信号経路が求められます。ビア、コネクタ、そして方向変更のたびにインピーダンスが変化し、反射や信号劣化を引き起こします。エンジニアは、RFトレースを一定の断面積を持つ連続した伝送線路として配線し、不要な蛇行や長さを揃える蛇行を避け、機能上の利点を生まないまま損失を増加させないようにする必要があります。

コーナーとトランジションの管理

鋭角な90度の角はインピーダンスの不連続性を生み出し、高周波での放射エミッションを増加させます。標準的な実装方法では、45度の面取り角、またはトレース幅の3倍以上の半径を持つ曲線トレースが規定されています。ビアが避けられない場合は、バックドリル加工またはビアスタブの除去により、特定の周波数で深刻な反射を引き起こす共振を防止できます。層間の遷移では、周囲のグランドビアを考慮した慎重なビア設計により、インピーダンスを適切に制御する必要があります。

リターンパスの連続性

高周波信号トレース下のグランドプレーンはリターン電流を流しますが、何らかの中断があるとこの電流は迂回してインダクタンスが発生し、EMI問題を引き起こす可能性があります。信号トレース下のグランドプレーンの分割、カットアウト、またはプレーン遷移は避けてください。信号がプレーン境界を越える必要がある場合は、スティッチングコンデンサまたは近接したグランドビアを使用することで、交差点に低インピーダンスのリターンパスを確保できます。

差動ペアの配線

差動信号伝送は、本質的にノイズ耐性が高くEMIを低減しますが、配線経路全体にわたってトレース長の整合と均一な間隔が必要です。ほとんどの高速差動アプリケーションでは、長さの不整合は5ミル未満に抑える必要がありますが、目標の差動インピーダンスを達成するためには間隔を維持する必要があります。プレーンの分割部分や基板のエッジ付近では、非対称性によってコモンモード除去比が低下するため、差動ペアの配線は避けてください。

クロストーク、EMI、接地の管理

クロストーク防止

隣接するトレース間の容量性および誘導性結合は周波数とともに劇的に増加するため、クロストークは高周波PCB設計における主要な懸念事項となります。3Wルール（トレース間隔はトレース幅の3倍）は、平行トレースのベースライン絶縁を提供します。重要なRF信号パスには、追加の分離またはグランドトレースシールドが必要です。トレースを長距離にわたって平行に配線する必要がある場合は、間にグランドプレーンを挟んで異なるレイヤーに配線することで、優れた絶縁が得られます。

グランドプレーン戦略

連続した途切れのないグランドプレーンは、効果的な高周波PCB設計の基盤となり、信号リターンパスと電磁シールドの両方を提供します。スタックアップ内の複数のグランドプレーンは、ボード全体に分散配置された多数のビアで接続し、低インピーダンスのグランドネットワークを構築する必要があります。グランドプレーンを孤立した島状に分割することは避けてください。制御不能なループアンテナが発生し、放射エミッションが増加する可能性があります。

フェンスとシールドを介して

敏感な信号境界に沿って配置された接地ビアの列は、「ビアフェンス」を形成し、電磁場を封じ込め、基板領域間の結合を低減します。ビア間隔は、最高動作周波数において波長の10分の1を超えてはなりません。重要なRFセクションでは、ビアウォールと接地された銅箔を組み合わせることで、完全なシールド区画を構築し、敏感な回路をデジタルノイズ源から効果的に分離することができます。

配電

電源ノイズは、共有基板を介してRF信号経路に直接結合します。スター型またはツリー型の電力分配トポロジーは共通インピーダンスを最小限に抑え、複数の容量を持つ分散型デカップリングコンデンサは、全周波数スペクトルにわたって低インピーダンス経路を提供します。フェライトビーズまたはLCフィルタを用いてアナログ、デジタル、RF電源ドメインを物理的に分離することで、サブシステム間の高周波ノイズの伝播を防ぎます。

高周波回路基板製造

製造と組み立てに関する考慮事項

銅表面管理

銅箔の粗さは、実効抵抗の増加と表面凹凸への電界浸透による誘電損失の増加により、高周波信号損失に大きく影響します。接着性を重視して設計された粗さプロファイルを持つ標準的な電解銅箔は、数GHzを超えると問題が生じます。圧延銅箔または裏面処理銅箔を指定することで、表面粗さが50%以上低減され、高周波PCB設計における挿入損失性能が直接的に改善されます。

表面仕上げの選択

無電解ニッケル浸漬金めっき（ENIG）は、優れたはんだ付け性とワイヤボンディング性を提供しますが、銅よりも抵抗率の高いニッケル層を形成します。3～5GHzを超える周波数では、浸漬銀めっきまたは有機はんだ付け性保護剤（OSP）めっきがニッケルバリアを回避するため、信号損失を低減できます。どのめっきを選択するかは、組み立て要件、環境曝露、保管寿命などを考慮し、電気性能目標とのバランスを考慮して決定します。

積層と穴あけ精度

高周波積層板では、目標の誘電体厚さを実現し、インピーダンス変動の原因となるボイドを最小限に抑えるために、正確な温度プロファイルを用いた制御された積層サイクルが必要です。ビアスタブ長とパッドからトレースへの接続を維持するには、ドリリング精度が重要になります。マイクロビア用のレーザードリリングとシーケンシャルラミネーションビルドアップ技術により、高密度の高周波回路レイアウトにおけるインピーダンス制御に必要な、より微細な形状を実現できます。

アセンブリのパフォーマンスへの影響

部品の配置は伝送線路の性能に直接影響を及ぼし、パッド形状やはんだ接合部のプロファイルによってインピーダンスの不連続が生じます。はんだペーストの厚さやフィレットサイズが大きすぎると、RFマッチングネットワークの同調がずれたり、共振周波数がシフトしたりする可能性があります。高周波PCBアセンブリには、使用する基板材料に合わせて推奨されるペーストの厚さとリフロープロファイルを検証した、綿密なプロセス管理が必要です。

テストと検証

時間領域反射測定

時間領域反射率測定法（TDR）は、不連続部からの反射を測定することで、伝送線路上のインピーダンス変動を即座に可視化します。TDRトレースは、コネクタの遷移、ビアスタブ、およびトレース幅の変化を、インピーダンスのステップまたはピークとして明らかにします。この技術は、インピーダンス制御された製造を検証し、RFテストを開始する前に設計または製造上の問題のある特定の箇所を特定します。

周波数領域特性評価

ベクトル・ネットワーク・アナライザ（VNA）は、周波数範囲全体にわたって挿入損失とリターンロスを測定し、信号減衰とインピーダンス整合性能を定量化します。挿入損失は材料データシートやシミュレーションモデルからの予測値に従うべきであり、リターンロスは伝送システムのインピーダンスが信号源と負荷にどの程度整合しているかを示します。校正標準を用いたディエンベディング技術により、テストフィクスチャの影響を除去し、実際のPCB性能を分離します。

受け入れ基準

高周波PCBの検証では、システム要件から導き出された特定の性能目標との比較が必要です。-10dBを超えるリターンロスは、信号電力の反射が10%未満であることを保証し、挿入損失バジェットは周波数帯域全体にわたって許容可能な減衰量を割り当てます。チャネル間の位相整合、群遅延の平坦性、ポート間のアイソレーションは、マルチチャネルRFシステムの追加の指標となります。