高速信号用低誘電率・低誘電率基板材料

ラミネートのデータシートに記載されている数値の中で、高速性能を決定する上で最も重要なのは、誘電率（Dk）と誘電正接（Df）の2つです。これら2つの数値によって、信号が伝わる速度、目標インピーダンスを実現する配線形状、そして信号が伝送中にどれだけ残存するかが決まります。低Dk、低Df材料は、これら2つの特性を最適化するために設計されたラミネートであり、高速設計に関する議論と2026年の材料不足問題の両方において中心的な役割を担っています。このガイドでは、これらのパラメータの意味、低Dk/低Df材料の利点、FR-4との比較、そして製造、コスト、リードタイムについて解説します。

低い Dk と低い Df の意味

誘電率（Dk）は、比誘電率とも呼ばれ、誘電体が電界をどれだけ減速させ、蓄積するかを示す指標です。Dkが低いほど信号の伝搬速度が速くなり、インピーダンス制御が容易になります。これは、特定のインピーダンス目標値に対して、Dkの低い材料の方が配線形状の許容範囲が広いためです。また、Dkは周波数全体およびガラス繊維パターン全体で一定である必要があり、変動するとインピーダンスの不連続性や差動ペア間のスキューが生じるためです。

誘電正接（または誘電損失係数）は、誘電体が吸収して熱に変換する信号エネルギーの量を表します。誘電損失係数が低いほど、長距離高速チャネルにおける主要な損失メカニズムである誘電損失が少なくなります。したがって、「低誘電率、低誘電損失」の材料は、容易で安定したインピーダンス制御と低信号損失を両立させ、高速チャネルにまさに必要なものとなります。誘電率と誘電損失係数の詳細な定義と相互作用については、「誘電率と誘電損失正接」および「PCB誘電率」を参照してください。

信号損失低減のメリット

低誘電率・低誘電損失材料の最大の利点は、チャネル全体の挿入損失を許容範囲内に抑えられることです。PCBチャネルにおける挿入損失は、主に2つの要因から生じます。誘電損失（誘電損失Dfによって決まる）と導体損失（銅の表面粗さと表皮効果によって決まる）です。誘電損失Dfを下げることで、誘電体成分に直接作用します。一方、滑らかで薄型の銅箔と組み合わせることで、導体成分に作用します。その結果、受信機がデータを復元するのに十分な信号振幅とエッジ忠実度を維持できるチャネル、つまりアイパターンが閉じるのではなく開いた状態になるチャネルが実現します。

データレートが上昇するにつれて、損失は周波数と長さに比例するため、この点はより重要になります。低レートでは、FR-4の高いDfはほとんど目立ちませんが、112Gおよび224G SerDesレートでは、低DfラミネートとFR-4の違いは、リンクが正常に動作するか、失敗するかの違いになります。したがって、その利点はアプリケーションに大きく依存します。高速チャネルでは真に決定的な利点となりますが、低レートでは無視できるほど小さく、費用に見合う価値はありません。設計上の考慮事項は、高速PCB材料の選択と低損失PCB製造です。

低誘電率材料とFR4の比較

標準FR-4と低Dk/低Df材料の主な違いは、樹脂の化学組成、そして多くの場合、ガラスクロスと銅箔にあります。FR-4は標準的なエポキシ樹脂を使用しており、比較的高いDf値を持ち、低速でも問題ありません。一方、低Dk/低Dfグレードは、特殊な樹脂システム（中損失および低損失ラミネートの場合はPPO/PPEベース、RFの場合はPTFEおよびセラミック充填システムなど）を使用して、はるかに低いDf値と、多くの場合、より低く安定したDk値を実現しています。

トレードオフとなるのは、コスト、製造性、および入手可能性です。低誘電率/低誘電損失グレードはFR-4の数倍のコストがかかります。CCLグレードの階層を上がるにつれて、各ステップ（M6、M7、M8、M9）ごとに材料コストは増加するのではなく増加し、製造も難しく、現在では供給がはるかに限られています。したがって、適切な比較は「どちらが優れているか」ではなく、「このチャネルに実際に必要なものは何か」です。ほとんどの基板では、FR-4が適切で安価な選択肢ですが、高速チャネルでは、低誘電率/低誘電損失グレードが必須です。有用な中間的な方法は、必要な層にのみ低誘電損失グレードを使用するハイブリッド積層構造です。比較の詳細は、「PTFE vs FR4 PCB」および「高速材料の概要」を参照してください。

製造上の考慮事項

低誘電率/低誘電損失材料は、FR-4よりも製造が困難です。特殊な樹脂系では、確実に接着するために積層プロファイルの変更が必要となる場合が多くあります。導体損失を低減する滑らかで薄型の銅箔は、接着力が弱いため、表面処理を慎重に行う必要があります。グレードがM9に近づくにつれて、ガラスクロスは高純度石英となり、硬度が高くドリルビットの摩耗が加速するため、高度なドリルコーティングとより厳密な工具寿命管理が求められます。また、これらの材料はインピーダンスと損失を制御するために特別に選ばれているため、制御インピーダンスの許容誤差が厳しくなり、積層インピーダンスはデータシートの公称値ではなく、実際の積層板の誘電率で確認する必要があります。

特にPTFEベースのRF材料の場合、製造工程には、接着のためのプラズマ処理や軟質基板の特殊な取り扱いなど、標準的なFR-4プロセスとは異なる追加工程が含まれます。RF特有の製造に関する知識は、RF PCBのインピーダンス制御と、高速PCBにおけるインピーダンス制御の基礎知識に基づいています。

コストとリードタイムの​​要因

低Dk/低Df材料は高価で供給も限られており、この2つの要因は関連しています。コスト面では、CCLグレードの段階的なコストは急激です。業界のデータによると、M6は標準FR-4の約3～5倍、M7は6～9倍、M8は10～15倍、M9 Qガラスは15～20倍となっています。グレードが上がるごとに樹脂、箔、ガラスが同時に変更されるため、コストの上昇は段階的ではなく乗算的になります。そのため、チャネルが必要とするよりも低いDfグレードを選択するなど、過剰仕様を選択することは、コストのかかるミスとなります。

リードタイムに関して言えば、低Dk/低Dfグレードはサプライチェーンにおいて最も供給が逼迫している材料の一つです。M6/M7グレードは概ね14～18週間、M8/M9グレードは20週間以上かかることが多く、割り当てのみとなる場合も少なくありません。また、これらの材料の背後にある特殊原料（HVLP銅箔、石英ガラスクロス）は、数千トン規模の供給不足が見込まれています。実務上の留意点としては、流通チャネルが実際に必要とする最小Dfグレードを指定し、同等のグレードを別途選定し、生産ニーズに十分先立って材料の確保計画を立てることが挙げられます。供給の詳細については、PCBラミネートリードタイムガイドおよびPCB材料不足ハブをご覧ください。

低Df基板設計の見積もりを依頼する

Highleap Electronicsは、高周波PCBおよび高速PCB製造プログラムを通じて、低Dk/低DfおよびRF基板を製造しており、すべての制御インピーダンス設計について、確認済みの積層計算と材料入手可能性のレビューを実施しています。

低DK・低DF素材に関するよくある質問

DkとDfは何を意味するのですか？

誘電率（Dk）は、誘電体が電界をどれだけ減速・蓄積するかを示す指標です。Dkが低く安定しているほど、伝搬速度が速くなり、インピーダンス制御も容易になります。誘電正接（Df）は、誘電体がどれだけの信号エネルギーを吸収するかを示す指標です。Dfが低いほど誘電損失が少なくなり、これは長距離高速伝送路における損失の主要因となります。

低Dk/低Df材料は実際に何を改善するのか？

これにより、チャネル全体で挿入損失を許容範囲内に抑え、信号振幅とエッジ忠実度を維持することで、受信機がデータを復元できるようになります。この利点はデータレートとトレース長が増加するにつれて大きくなり、112G/224Gでは決定的な効果を発揮しますが、低レートでは無視できる程度です。

低Dk/低Df材料はFR-4と比べてどうですか？

FR-4は、より低い誘電率（Df）と、より低く安定した誘電率（Dk）を実現するために、特殊な樹脂（多くの場合PPO/PPEまたはPTFE）を使用しますが、FR-4の数倍のコストがかかり、製造が難しく、供給もはるかに限られています。ほとんどの基板にはFR-4が依然として最適な選択肢であり、低Dfグレードは高速チャネルでのみ必須となります。

製造上の課題は何ですか？

樹脂システム用の改良されたラミネーションプロファイル、接着力が弱い滑らかな薄型箔のための慎重な表面処理、最高級グレードの硬質石英ガラスのための高度な穴あけ、および実際のラミネートDkとのインピーダンス確認を必要とするより厳しい制御インピーダンス公差。

2026年におけるこれらの材料の価格はどれくらい高く、供給はどれくらい制約されているのか？

FR-4に対するコスト倍率は、M6で約3～5倍、M7で約6～9倍、M8で約10～15倍、M9で約15～20倍です。リードタイムは、M6/M7で14～18週間、M8/M9で20週間以上（割り当てのみ）で、HVLPフォイルと石英ガラスクロスが最も制約の多い投入物です。必要な最小グレードを指定し、同等品を認定してください。