返回新闻

高速PCB设计中的阻抗匹配

关于这篇文章

在高速PCB设计领域，阻抗匹配对于确保驱动端和接收端组件之间无缝信号传输至关重要。这是一个关键过程，旨在消除信号反射并保持向接收端提供最佳功率。虽然人们经常提到PCB走线保持50欧姆阻抗的概念，但当处理差分对之间的耦合时，阻抗匹配的复杂性就更加明显了。让我们深入探讨这一基本过程，并探索在单端和差分信号传输场景中实现阻抗匹配的策略。

单端信号的阻抗匹配

单端信号的阻抗匹配是高速PCB设计的关键环节，因为它直接影响信号完整性和传输效率。各种因素，包括走线几何形状、逻辑系列和耦合，都会影响单端信号的阻抗失配。设计人员在设计走线时必须仔细考虑这些因素，以确保在整个信号带宽内实现正确的阻抗匹配。

实现阻抗匹配的一个关键方面是了解设计中涉及的集成电路 (IC) 的输入和输出阻抗谱。IC 制造商通常会提供有关引脚封装引线电感、输入电容和等效输入电阻的重要信息。这些信息对于设计人员来说是宝贵的资源，可以帮助他们深入了解 IC 的阻抗特性，并指导标准阻抗匹配方案的实施。

通过分析 IC 制造商提供的输入和输出阻抗谱，设计人员可以更深入地了解其特定应用的阻抗要求。这些知识使设计人员能够选择合适的端接方法并优化走线几何形状，以实现最佳阻抗匹配。此外，了解 IC 的阻抗特性还能帮助设计人员预测潜在的阻抗失配，并在设计过程的早期实施纠正措施。

总之，单端信号的阻抗匹配需要一丝不苟的细节把控和对集成电路阻抗特性的透彻理解。通过利用集成电路制造商提供的信息并实施标准的阻抗匹配方案，设计人员可以确保在整个信号带宽内实现良好的阻抗匹配，从而提高高速PCB设计中的信号完整性和传输效率。

单端传输线的阻抗匹配方案

在高速PCB设计中，实现单端传输线的阻抗匹配对于最大限度地减少信号反射并确保传输线的高效功率传输至关重要。通常采用几种标准阻抗匹配方案来解决阻抗不匹配问题并优化信号完整性。这些方案包括串联端接、并联端接以及采用电阻分压器的端接。

串联端接：串联端接是指在源端将一个端接电阻与传输线串联。端接电阻的阻值应与传输线的特性阻抗相匹配。该方案通过在传输线的特性阻抗处进行端接，有效减少信号反射，防止接收端出现信号过冲和下冲。
并联端接：并联端接，也称为分流端接，是指在接收器端将一个端接电阻与负载阻抗并联。端接电阻值的选择应与传输线的特性阻抗相匹配。并联端接是串联端接的替代方法，在串联端接不切实际或不理想的场合尤其有效。
使用电阻分压器进行端接：使用电阻分压器进行端接需要结合使用串联和并联端接电阻来实现阻抗匹配。该方案通常用于传输线特性阻抗与负载阻抗不匹配的应用。通过适当选择串联和并联端接电阻的值，设计人员可以实现最佳阻抗匹配并最大限度地减少信号反射。

立即获取阻抗 PCB 报价

差分信号和阻抗匹配

差分信号是各种高速接口中广泛采用的技术，因为它与单端信号相比，能够提供更出色的抗噪能力和更高的数据速率。不同的标准和协议对差分对的阻抗要求各不相同，每种标准和协议在阻抗匹配方面都提出了独特的挑战。以下是一些值得关注的高速差分信号标准及其阻抗特性：

LVDS（低压差分信号）：
- LVDS 接口通常具有较高的输入阻抗。为了使接收器的输入阻抗与差分对中每条 50 欧姆走线匹配，接收器上需并联一个电阻。对于直流耦合，通常采用跨接差分端子的 100 欧姆电阻的双重端接，以匹配差分对的差分阻抗。
CML（电流模式逻辑）：
- CML接口的输入和输出阻抗均为50欧姆，参考差分对中每条走线的单端阻抗。部分CML芯片可能缺少输入端接电阻，因此需要使用上拉和下拉电阻来匹配输入电平与芯片上的Vdd电平。
PECL（伪发射极耦合逻辑）：
- PECL 接口的走线具有 100 欧姆差分阻抗和 50 欧姆单端阻抗。由于 PECL 输出阻抗较低（约 5 欧姆），因此上拉/下拉电阻对于阻抗匹配至关重要。
HSTL（高速收发器逻辑）：
- HSTL 包含 CMOS 和 BiCMOS 设备之间的四种信号传输类别，每种类别都需要不同的终端方法来实现阻抗匹配。
PCIe（外围组件互连快速标准）：
- PCIe 标准规定了差分阻抗要求，其中 PCIe Gen1 具有 100 欧姆差分阻抗，而 Gen2 及更高版本具有 85 欧姆差分阻抗。
以太网：
- 以太网线路采用差分对，差分阻抗为 100 欧姆，单端阻抗为 50 欧姆。
USB（通用串行总线）：
- USB 接口的特性阻抗为50欧姆，差分阻抗匹配设置为90欧姆，与USB电缆的差分阻抗一致。

值得注意的是，计算机外设中还使用了一些其他高速接口，例如 LVPECL（低压 PECL），它们具有自身的阻抗特性。在连接不同的高速差分信号标准时，可以使用上拉和下拉电阻网络来确保阻抗匹配。

差分对中的耦合如何影响阻抗匹配

了解差分对中的耦合如何影响阻抗匹配对于在高速PCB设计中实现最佳信号完整性至关重要。在差分信号中，信号以互补对的形式传输，各走线的阻抗特性受它们之间的互电容和互感的影响。这种相互作用会产生两个不同的阻抗值：特性阻抗 (Z0) 和奇模阻抗。

特性阻抗（Z0）：
- 特性阻抗是指单条走线与其他走线隔离并由信号驱动时的阻抗。它取决于走线几何形状、基板材料的介电常数以及与参考平面（接地平面）的距离。
- 当PCB上只存在走线及其接地平面时，走线的阻抗等于特性阻抗（Z0）。
奇模阻抗：
- 当差分对中的两条走线靠近在一起时，就会产生奇模阻抗，从而导致它们之间产生互电容和互感。
- 由于走线采用差分驱动，互电容和互电感会改变每条走线的阻抗特性，导致奇模阻抗低于特性阻抗。

一对差分阻抗等于奇模阻抗的两倍 (Z(diff) = 2Z(odd))。然而，需要注意的是，设计差分阻抗等于特性阻抗 (Z0) 的两倍时，可能无法实现高速信号的最佳阻抗匹配。

特性阻抗与奇模阻抗之比取决于走线间距、基板高度等因素。基板越厚，走线间距越近，特性阻抗与奇模阻抗之间的偏差就越大。

在差分对中，阻抗匹配是通过设计每条走线的特性阻抗略大于 50 欧姆来实现的，同时确保差分对的宽度将差分阻抗精确设置为 100 欧姆。这种设计方法将奇模阻抗设置为 50 欧姆，从而有助于实现有效的阻抗匹配。

在实际仿真和测量中，终端电阻用于将差分输入端接至指定的差分阻抗（该阻抗是奇模阻抗的两倍）。这可以确保最小的信号反射并保持信号完整性。

立即获取阻抗 PCB 报价

实现PCB阻抗控制的5个必须了解的规则

随着先进电子电路的出现，例如小型化、高频信号、高元件密度和复杂功能等，印刷电路板 (PCB) 设计中的阻抗控制变得越来越重要。作为任何电子电路的基础，PCB 不断发展，以应对这些复杂性，同时确保信号完整性，这对于在任何工作条件下信号正确传输且不失真至关重要。

由于 PCB 走线上的信号类似于传输线，在走线上的每个点都具有特定的阻抗值，因此保持一致的阻抗至关重要。走线上的任何阻抗变化都可能导致信号反射，即由于阻抗不匹配，部分信号能量会被反射回来。为了解决这个问题，设计人员必须确保阻抗恒定，这取决于多种因素，包括走线宽度、走线厚度、基板介电常数 (Ɛr)、基板厚度以及 PCB 上的走线布局。常见的阻抗值通常在 25 至 120 Ω 之间。

阻抗测量

为了验证PCB设计并实际验证传输线上的阻抗值，设计人员通常采用时域反射法 (TDR) 测量技术。TDR 利用脉冲发生器和示波器向传输线发送快速脉冲。如果存在阻抗不连续性，部分脉冲会被反射回来。通过测量反射信号返回示波器所需的时间，并将其幅度与原始脉冲进行比较，设计人员可以确定传输线上阻抗变化的位置和幅度。TDR 可以深入了解各种频率范围内的阻抗变化。

设计规则

微带线和带状线参数： 微带线通常用于 PCB 的最外层，其特性阻抗较高，受介电常数、线宽、线厚和基板厚度等因素的影响。在设计和制造过程中调整这些参数对于保持所需的阻抗值至关重要。带状线由两个接地层之间的导电带组成，其阻抗控制同样取决于宽度、基板厚度和介电特性。
信号选择： 设计人员应根据元件数据手册明确指定哪些信号需要阻抗控制，数据手册通常会提供阻抗值建议。DDR 存储器的时钟或数据线、音频/视频信号、千兆以太网或射频信号等信号通常需要阻抗控制。
走线间距： 走线之间（尤其是阻抗受控的走线）保持足够的间距对于最大限度地减少串扰至关重要。使用最小“2W”（最好是“3W”）间距（其中“W”代表走线宽度）有助于减轻串扰。对于高频信号，可将间距增加到“5W”以减少干扰。
过孔和旁路电容： 避免在差分信号对之间放置元件和过孔，因为它们会造成阻抗不连续。对称放置串联耦合电容有助于缓解信号不连续性。
走线长度匹配： 平衡走线长度可确保信号同时到达目的地，这对于高速信号组（例如 DDR 内存数据线或差分信号对）至关重要。在较短的走线中插入蛇形线等技术有助于均衡长度并最大限度地减少阻抗不连续性。

遵守这些设计规则可确保 PCB 设计中的有效阻抗控制，促进可靠的信号传输并保持日益复杂的电子电路中的信号完整性。

PCB基板材料选择和叠层设计

选择合适的基板材料和设计叠层结构是PCB设计中的关键步骤，旨在最大限度地减少寄生效应并确保整个电路阻抗的一致性。基板材料的介电常数直接影响实现特定传输线阻抗所需的几何形状，并影响电源传输网络的阻抗。此外，导体下方平面的存在会影响回路阻抗，进而影响电路对电磁干扰（EMI）的敏感性。

阻抗匹配网络

叠层设计还会影响热阻、布线策略和信号完整性。通过将合适的基板材料与叠层设计相结合，可以减少信号损耗，并保持整个电路的阻抗一致性。一致的阻抗匹配对于防止信号在传输线传输过程中发生反射至关重要。确保传输线、驱动器和接收器在整个电路中具有一致的阻抗，对于保持信号完整性至关重要。

通孔阻抗

过孔会引入与基板材料类似的寄生效应，包括电感、电容和互耦合。过孔会造成传输线中的阻抗不连续性，在高速高频电路中应尽量减少使用，以避免噪声耦合和信号完整性问题。

测量和分析阻抗

阻抗测量技术涉及信号发生器、示波器以及阻抗计或分析仪，用于分析幅度、相移和频率响应。仿真工具（例如基于 SPICE 的仿真器）允许在设计阶段进行阻抗分析。交流频率扫描和波特图可以直观地显示电路模块的总阻抗及其对信号幅度和相位的影响。非线性电路需要更高级的分析，例如直流扫描、小信号分析和谐波平衡分析，以了解不同工作条件下的阻抗行为。

立即获取阻抗 PCB 报价

在高速PCB设计中实现阻抗匹配

阻抗匹配是高速PCB设计的关键环节，它能够确保信号完整性并最大限度地减少传输线上的反射。良好的阻抗控制意味着无论层数或布线如何变化，PCB路径上每个点的走线阻抗都保持恒定。实现阻抗匹配需要仔细考虑设计标准、材料选择和制造工艺。在本指南中，我们将深入探讨在高速PCB设计中实现阻抗匹配所涉及的各种因素。

本页面是阻抗匹配决策的主要指南。如果读者需要先了解基本含义，请参阅“阻抗匹配的含义”；对于量产前的检查，请结合“高速PCB设计”和Highleap的“受控阻抗PCB”进行参考。

阻抗匹配的重要性

阻抗匹配在高速PCB设计中起着至关重要的作用，它能确保可靠的信号传输并最大限度地减少信号失真。传输线上的阻抗不一致会导致信号反射、阻抗不匹配和EMI问题，最终影响电子系统的整体性能和可靠性。通过实现阻抗匹配，设计人员可以优化信号完整性，最大限度地减少信号损耗，并提高PCB的整体性能。

阻抗匹配的设计标准

为了在高速 PCB 设计中实现阻抗匹配，必须考虑几个关键的设计标准：

受控阻抗PCB材料选择合适的层压材料对于实现整个 PCB 的阻抗一致性至关重要。对于高速应用，介电常数 (Dk) 较低且损耗角正切值较低的材料是首选，可以最大限度地减少信号失真和相位抖动。例如，Isola FR408 的介电常数为 3.7，是高速 PCB 设计的理想选择。
损耗角正切和信号损失：层压材料的损耗角正切或耗散因数决定了信号在传输线中传播时的损耗。对于高频设计，选择损耗角正切最低的材料对于最大限度地减少信号衰减并保持信号完整性至关重要。
介电间距和PCB制造：铜线与层压板基板之间适当的介电间距对于实现整个 PCB 的电气性能一致性至关重要。裸层压板符合 IPC4101 等级标准，可确保高质量的制造和可靠的性能。
玻璃纤维编织图案：层压板材料的玻璃纤维编织图案会影响整个 PCB 的介电常数均匀性。选择编织图案更紧密的层压板可以获得更一致的介电常数，从而减少走线阻抗变化和传播偏斜，尤其是在较高频率下。

材料选择和规格

在高速PCB设计中，精心选择和规范层压材料对于实现阻抗匹配至关重要。应评估介电常数、损耗角正切和玻璃纤维编织图案等因素，以确保最佳信号性能和可靠性。此外，在制造说明中指定所选材料有助于保持不同批次电路板的一致性，并确保符合设计规范。

模拟和分析工具

仿真和分析工具（例如基于 SPICE 的模拟器和场求解器）对于确定走线阻抗、分析信号行为以及验证是否符合设计要求至关重要。这些工具使设计人员能够预测和优化阻抗匹配，识别潜在的信号完整性问题，并优化 PCB 设计以获得最佳性能。

在高速PCB设计中实现阻抗匹配对于确保可靠的信号传输、最大限度地减少信号失真以及优化整体系统性能至关重要。通过仔细考虑设计标准、选择合适的材料并利用仿真工具，设计人员可以有效地实现阻抗匹配并增强其PCB设计的信号完整性。通过一丝不苟地关注细节并遵循最佳实践，设计人员可以成功克服与阻抗相关的挑战，并交付高性能的电子系统。

阻抗控制的其他设计考虑因素

除了前面讨论过的阻抗控制核心方法之外，还有其他几种设计考虑因素可以进一步增强印刷电路板 (PCB) 设计中的信号完整性和阻抗匹配：

走线长度优化：尽可能缩短走线长度有助于最大限度地减少信号传播延迟，并降低信号劣化的风险。如果长走线不可避免，则应采用终端电阻来减少反射并保持信号完整性。

避免布线短截线和不连续点：布线短截线和不连续点会引入反射并降低信号质量。工程师应努力在 PCB 设计中最大限度地减少或消除这些因素，以确保整个信号路径的阻抗一致。

等长差分对布线：对于差分对布线，保持信号对长度相等对于保持信号完整性和防止正负信号之间出现偏差至关重要。

背面钻孔：在信号在层间过渡的厚背板设计中，可以使用背面钻孔来去除过孔或压入式连接器的未使用部分（称为短截线），这些部分可能会导致反射和阻抗失配。

表面处理选择：对于高速电路设计，建议采用浸银工艺代替化学镀镍浸金（ENIG）工艺。与ENIG相比，浸银工艺在高频下具有更低的插入损耗和更优的性能，这有利于实现最佳信号完整性。

反焊盘尺寸优化：减小平面层上的反焊盘尺寸，以最大限度地减少平面中不必要的空隙，并提高平面连续性。更小的反焊盘有助于形成更清晰的信号和回流路径，从而增强整体信号完整性。

指定阻焊层厚度：阻焊层厚度会影响信号传播，应在整个电路板上保持一致，以防止介电特性的变化影响信号性能。

设计后仿真与分析：使用专用工具进行设计后仿真和信号完整性分析，有助于在PCB制造之前识别并解决潜在的阻抗相关问题。在设计过程早期投入仿真和分析，可以避免代价高昂的修改，并确保最佳的信号完整性。

通过将这些额外的设计考虑与传统的阻抗控制技术结合起来，工程师可以优化 PCB 设计，以增强信号完整性和可靠的高速性能。

CAM 工程师如何控制阻抗？

CAM（计算机辅助制造）工程师在印刷电路板 (PCB) 设计中控制阻抗方面发挥着至关重要的作用。他们采用各种技术和方法来确保在制造过程中满足设计工程师指定的阻抗要求。CAM 工程师控制阻抗的方法如下：

设计审查与分析：CAM 工程师会全面审查 PCB 设计文件，以了解设计工程师指定的阻抗要求。他们会分析叠层设计、走线几何形状和材料特性，以确定不同信号走线所需的阻抗值。
叠层设计优化：CAM 工程师优化 PCB 叠层设计，以实现信号走线所需的阻抗值。他们选择具有特定介电常数和厚度的合适层压材料，以有效控制阻抗。通过调整层配置和介电间距，他们可以微调 PCB 的阻抗特性。
走线宽度和间距调整: CAM工程师调整信号走线的宽度和间距，以达到目标阻抗值。他们使用专门的软件工具计算不同走线几何形状的阻抗，并根据需要进行调整，以满足设计要求。
受控蚀刻工艺在 PCB 制造过程中，CAM 工程师确保蚀刻工艺得到严格控制，以保持所需的走线几何形状和尺寸。精准的蚀刻技术有助于在整个 PCB 上实现一致的阻抗值。
质量控制与测试：CAM 工程师执行质量控制检查和测试程序，以验证制造的 PCB 是否符合规定的阻抗要求。他们使用阻抗测试设备和测量技术来验证信号线的阻抗值，并确保符合设计标准。
文件和报告最后，CAM工程师记录阻抗控制过程，并向设计工程师提供详细的报告。他们会重点指出与指定阻抗值的任何偏差，并在必要时提出纠正措施，以确保最终PCB符合所需的性能标准。

总而言之，CAM工程师通过仔细分析、优化叠层设计、调整走线几何形状、控制制造工艺、进行质量控制测试和文档记录，在控制PCB设计阻抗方面发挥着至关重要的作用。他们的专业知识和对细节的关注对于确保高速电子系统的可靠性能至关重要。

PCB制造中的阻抗控制验证

印刷电路板 (PCB) 制造完成后，必须验证阻抗控制，以确保信号完整性和可靠性。此验证过程可以使用测试样板进行，测试样板是集成到 PCB 制造工艺中的标准化测试结构。阻抗控制验证过程通常如下：

测试片设计与布局：测试片旨在模拟PCB上各种阻抗控制结构，例如传输线或阻抗走线。这些测试片与PCB在同一面板上制造，通常放置在面板上的不同位置，以提供PCB阻抗特性的代表性样本。

测试样片的应用：PCB制造完成后，会使用测试样片来评估制造工艺的质量。这些样片需要经过检验，以确保层对齐、电气连接和结构完整性。此外，还可以进行横截面分析，以检查内部结构并验证是否符合设计规范。

时域反射仪 (TDR) 测试：验证阻抗控制的主要方法是使用时域反射仪 (TDR)。TDR 产生高频电脉冲，这些脉冲沿测试样品的传输线发射。通过分析这些脉冲的反射，可以精确确定传输线的阻抗特性。

阻抗测试报告：TDR 测试完成后，将生成一份综合报告，总结 PCB 的阻抗特性。该报告指出，在制造过程中是否成功达到了设计中规定的特征阻抗目标。任何偏差或差异都将被记录下来，以便进行进一步分析，并在必要时采取纠正措施。

除了阻抗控制验证之外，考虑影响电子设备整体性能和电磁兼容性 (EMC) 行为的其他因素也至关重要。关键考虑因素包括：

去耦电容正确选择和放置去耦电容对于控制电压波动和降低配电网络中的噪声至关重要。应仔细优化去耦电容的数量和布线，以最大限度地降低环路电感并确保有效的噪声抑制。
平面电容：电源分配网络必须提供足够的平面电容，以适应噪声限制，并在不同的电源电压下保持稳定的电压水平。合理的电源平面和接地平面设计对于最大限度地降低阻抗和确保高效的电力输送至关重要。
参考平面连续性：保持参考平面之间的连续性对于建立可靠的电流回流路径并最大限度地减少信号干扰至关重要。参考平面连续性的不连续会导致电感增加，并降低信号完整性。
组件包装：应注意元件的封装，以尽量减少电感并确保最佳信号性能。设计不良的元件封装会引入不必要的电感和阻抗变化，从而对电路性能产生不利影响，并 EMC 行为。

通过解决这些问题以及阻抗控制验证，工程师可以优化 PCB 设计的性能和可靠性，确保符合设计规范和行业标准。

立即获取阻抗 PCB 报价