Normas de diseño y fabricación de PCB de alta frecuencia

Cada discrepancia entre el modelo de simulación y la placa fabricada tiene consecuencias en la radiofrecuencia (RF). A 2 GHz, las consecuencias suelen estar dentro del margen de ruido. A 24 GHz, un error de 0.02 mm en el ancho de la pista modifica la impedancia en 2 Ω, una lámina de cobre de rugosidad estándar añade 0.3 dB/pulgada de pérdida de conductor que la simulación no predijo, y la máscara de soldadura que cubre accidentalmente una línea de transmisión introduce un efecto de carga dieléctrica que modifica la frecuencia de resonancia de la antena. El diseño y la fabricación exitosos de PCB de alta frecuencia requieren que el diseñador comprenda qué puede y qué no puede controlar la fábrica, y que tome decisiones de diseño que se adapten a las realidades de fabricación en lugar de luchar contra ellas. Este artículo describe los puntos específicos donde las decisiones de diseño para PCB de alta frecuencia se cruzan con las limitaciones de fabricación, proporcionando una guía práctica para los ingenieros de RF que buscan el éxito en el primer intento.

1) ¿Por qué difieren la simulación y la fabricación en las placas de alta frecuencia?

1.1 Las cinco fuentes de divergencia

Cada simulador EM asume una geometría ideal a menos que se configure explícitamente de otra manera. La placa real introduce cinco desviaciones sistemáticas:

Estas cinco fuentes se combinan. En el peor de los casos, pueden desviar la impedancia entre 5 y 8 Ω respecto al valor objetivo de la simulación, superando fácilmente la tolerancia de ±5 % en una línea de 50 Ω. La solución no reside en tolerancias de fabricación más estrictas (que aumentan el coste y reducen el rendimiento), sino en modelos de simulación mejor calibrados que incorporen datos de fabricación reales del fabricante.

1.2 La solución práctica: utilice los datos del fabricante en su simulación.

Solicite a su fabricante antes de comenzar el diseño:

• Dk medido de lotes de producción recientes de su material (no es típico de la hoja de datos).
• Factor de grabado para el peso del cobre en su material
• Lámina de cobre Rz para el tipo de lámina que utilizarán
• Espesor dieléctrico logrado (medido, no nominal) para su núcleo y preimpregnado.

Introduzca estos valores en su software de análisis de campo (Polar SI, Ansys HFSS, Simbeor). La recomendación de ancho de pista resultante producirá una impedancia mucho más cercana al valor objetivo en el primer prototipo.

2) Diseño de líneas de transmisión: Trabajar dentro de los límites de fabricación

2.1 Tamaños mínimos de características por proceso

La mayoría de las placas de circuito impreso de alta frecuencia utilizan grabado sustractivo estándar o de línea fina. Diseñe el ancho de sus pistas con un margen suficiente por encima del mínimo: una microcinta de 50 Ω con un ancho de 0.15 mm sobre cobre de 1 oz es factible, pero no deja margen de proceso. Un diseño con un ancho de 0.20 mm sobre cobre de 0.5 oz proporciona mayor margen y un mejor control del factor de grabado.

2.2 Consideraciones sobre el diseño de pares diferenciales

Los pares diferenciales son doblemente sensibles a las variaciones del grabado, ya que tanto el ancho de la pista como el espaciado entre pistas cambian simultáneamente. El socavado del grabado estrecha cada pista a la vez que ensancha el espaciado, lo que produce un efecto acumulativo en la impedancia diferencial. Para un par diferencial de 100 Ω:

• Socavado de grabado de 0.01 mm por lado → las pistas se estrechan en 0.02 mm en total, el espacio se ensancha en 0.02 mm → la impedancia diferencial aumenta en aproximadamente 3–5 Ω
• Contramedida de diseño: especifique una separación ligeramente menor que la del objetivo de simulación para compensar el ensanchamiento del grabado. Los datos del factor de grabado del fabricante permiten una precompensación precisa.

2.3 Cómo evitar la variación de Dk en el tejido de vidrio (solo para sustratos tejidos)

En sustratos con refuerzo de fibra de vidrio tejida (FR4, Megtron 6, algunos grados de Isola), la constante dieléctrica (Dk) varía periódicamente entre regiones ricas en fibra de vidrio y regiones ricas en resina. Si una pista estrecha se alinea con el paso de la trama de fibra de vidrio, la impedancia fluctúa a lo largo de la longitud de la pista. Estrategias de mitigación:

• Gire la placa entre 5 y 10° con respecto a la dirección del tejido de fibra de vidrio del panel (solicitud del fabricante).
• Utilice preimpregnados de vidrio extendido (por ejemplo, Megtron 6 con tratamiento de vidrio NE extendido) que homogeneizan el Dk
• En sustratos no tejidos (laminados especiales de baja pérdida de PTFE, materiales con relleno cerámico), este efecto no existe; una ventaja de elegir laminados especiales de baja pérdida sobre alternativas de fibra de vidrio tejida.

3) Diseño de vías para transiciones de señales de alta frecuencia: derivaciones, almohadillas anti-reducción y cercas de tierra.

3.1 Resonancia de la vía Stub y requisitos de perforación posterior

Un orificio pasante en una placa multicapa crea un segmento de línea sin usar (el segmento cilíndrico que queda debajo o encima de la capa de señal objetivo). Este segmento actúa como una línea de transmisión en cortocircuito que resuena a una frecuencia determinada por su longitud.

• f_resonancia ≈ c / (4 × longitud_del_tubo × √Dk_efectivo)
• Ejemplo: stub de 1.2 mm en un laminado de hidrocarburo-cerámica de baja pérdida (Dk ≈ 3.5) → resonancia a ~33 GHz

Si la frecuencia de operación se aproxima a la resonancia del stub, la pérdida de retorno se degrada considerablemente (>10 dB de atenuación). Como regla general, si la longitud del stub es mayor que λ/10 a la frecuencia de operación, se recomienda realizar una perforación posterior.

Implicación de diseño: tenga en cuenta la tolerancia de profundidad de perforación posterior del fabricante (normalmente ±0.1 mm) en su simulación. El remanente de 0.1 a 0.15 mm después de la perforación posterior aún tiene impacto en la radiofrecuencia por encima de los 40 GHz.

3.2 Tamaño de la almohadilla antiadherente

Las almohadillas de protección (agujeros de separación en los planos de referencia alrededor de las almohadillas de las vías) afectan la impedancia en la transición de la vía. Las almohadillas de protección más grandes aumentan la reducción de la capacitancia de discontinuidad, pero no deben exceder la separación entre la perforación y el cobre. Diseñe las almohadillas de protección basándose en la tolerancia de registro de perforación del fabricante (normalmente ±0.05 mm) más un margen de separación mínimo (0.10 mm), y no en los valores predeterminados genéricos de DFM.

3.3 Cercado terrestre para la supresión de modos

Las vías de señal en estructuras de línea de transmisión o CPW requieren vías de tierra circundantes para suprimir los modos de placa paralela. La separación máxima entre vías de tierra no debe exceder λ/10 a la frecuencia de operación más alta. A 28 GHz en material Dk = 3.5, esto significa una separación entre vías de tierra ≤ 0.57 mm. Colabore con el fabricante para confirmar que esta separación es factible, considerando la precisión de registro de perforación y la holgura mínima entre vías.

4) Diseño de gestión térmica limitado por las propiedades del sustrato de HF

4.1 Conductividad térmica de los materiales HF

Los sustratos de HF tienen una conductividad térmica significativamente menor que los metales o incluso los sustratos cerámicos:

• un laminado de hidrocarburo-cerámica de baja pérdida: 0.62 W/m·K
• Laminado de baja pérdida a base de PTFE: 0.20 W/m·K
• FR4: 0.30 W/m·K
• Aluminio (a modo de comparación): 205 W/m·K

En los amplificadores de RF de alta potencia (GaN PA, GaAs MMIC), el sustrato representa un cuello de botella térmico. Las matrices de vías térmicas situadas debajo del dispositivo proporcionan la vía de conducción principal a través del sustrato hasta un plano de cobre interno o una almohadilla inferior expuesta.

4.2 Restricciones térmicas de las vías en el PTFE

El diseño de vías térmicas en sustratos de PTFE es más restrictivo que en FR4:

• Límite de relación de aspecto: El recubrimiento de PTFE mediante chapado es fiable hasta una relación de aspecto aproximada de 8:1 (profundidad:diámetro) con desbarbado por plasma. Una placa de 1.6 mm requiere un diámetro mínimo de vía de 0.2 mm.
• Presentación vía a vía: Las matrices de vías térmicas suelen utilizar un paso de 0.6 a 1.0 mm. Con un paso inferior a 0.5 mm, un error de registro en la perforación conlleva el riesgo de un cortocircuito entre vías.
• Lleno vs. vacío: Las vías rellenas de cobre ofrecen un mejor rendimiento térmico que las vías metalizadas, pero aumentan el costo. Confirme con el fabricante si las vías rellenas de cobre están disponibles para su sustrato HF.

4.3 Equilibrio del cobre para el control de la deformación

La distribución asimétrica del cobre provoca deformación de la placa durante la laminación y el reflujo. Las placas de alta frecuencia son especialmente propensas a la deformación debido a que las capas especiales de laminado de baja pérdida y FR4 tienen diferentes valores de CTE; la placa tiende a doblarse de manera diferente en cada lado. Medidas de diseño:

• Igualar el área de cobre en las capas superior e inferior con una tolerancia del 15%.
• Agregue robo de cobre (relleno de cobre ficticio) en capas con menor área de cobre.
• Asegúrese de que las capas internas estén construidas simétricamente (mismo material y mismo peso de cobre por encima y por debajo de la línea central).

El fabricante puede revisar su saldo de cobre y recomendar patrones de robo específicos durante la revisión DFM.

5) Borde de la placa, panelización y singularización: el impacto de la RF en el diseño mecánico

5.1 Espacio libre de traza a borde en PTFE

Los sustratos de PTFE y cerámica son más frágiles que el FR4. Durante la separación de pistas en la placa (mediante fresado o ranurado en V), el astillamiento de los bordes se propaga hacia el interior de la placa. Si una pista crítica para la impedancia se encuentra cerca del borde de la placa, el astillamiento puede dañarla o alterar el límite dieléctrico, modificando así la impedancia.

Recomendaciones mínimas de limpieza de traza a borde:

• FR4: 0.25 mm (estándar)
• un laminado de hidrocarburo-cerámica de baja pérdida / un laminado de hidrocarburo-cerámica de baja pérdida: 0.50 mm
• laminado de baja pérdida a base de PTFE / PTFE puro: 0.75 mm

5.2 Puntuación V frente a enrutamiento por pestañas

El ranurado en V crea una hendidura a lo largo del borde de la placa que permite la separación a presión después del ensamblaje. El fresado de pestañas utiliza ranuras fresadas con pestañas de separación. Para placas HF:

• puntuación V Es adecuado cuando el borde de la placa no lleva pistas de RF y el sustrato no es de PTFE puro (el ranurado en V sobre PTFE puede provocar deslaminación).
• Enrutamiento de pestañas Se prefiere cuando los bordes de la placa contienen elementos de antena o líneas de transmisión, o cuando el sustrato es de PTFE. La ubicación de la pestaña debe evitar las áreas sensibles a la radiofrecuencia.

5.3 Panelización y uniformidad de impedancia

Las placas en los bordes del panel experimentan velocidades de grabado y presiones de laminación ligeramente diferentes a las de las placas en el centro. Para placas de alta frecuencia con tolerancias estrictas, el fabricante debe colocar muestras de impedancia tanto en los bordes como en el centro para verificar la uniformidad en todo el panel. La optimización del diseño del panel debe considerar la uniformidad de la impedancia, no solo la cantidad máxima de placas por panel.

6) Estrategia de máscara de soldadura para áreas de RF: cobre desnudo, máscara selectiva o cobertura total.

6.1 Tres opciones y sus ventajas y desventajas en cuanto a radiofrecuencia

Para la mayoría de los diseños de alta frecuencia (HF) por encima de 6 GHz, la máscara de soldadura selectiva es el método estándar. Defina zonas de exclusión de la máscara de soldadura en sus archivos Gerber que cubran todas las líneas de transmisión de RF, los elementos de antena y las almohadillas de RF con un espacio libre de al menos 0.1 mm alrededor de los bordes de las pistas.

7) Cómo Highleap apoya la coordinación del diseño y la fabricación de PCB de alta frecuencia

Highleap Electronics proporciona la coordinación entre el diseño y la fabricación que se describe a lo largo de este artículo:

• Procesar datos para la simulación: Se proporcionan a los equipos de diseño datos de medición de Dk/Df, factores de grabado, rugosidad del cobre (Rz) y espesor dieléctrico para un modelado preciso de la impedancia y las pérdidas.
• Capacidad de perforación posterior: Tolerancia de profundidad de ±0.1 mm, validada mediante sección transversal en cada lote de producción.
• DFM específico para HF: Evaluación de vías de derivación, optimización de antipad, verificación de densidad de vías de tierra, revisión de la zona de exclusión de máscara de soldadura y acabado de la superficie recomendación para el rendimiento de RF
• Co-diseño de Stackup: Desarrollo colaborativo de apilamiento mediante solucionador de campos con entradas validadas para producción, disponible antes de que comience el diseño.
• Prototipado integrado: Prototipado rapido con informes completos de impedancia y pérdida de inserción para validar la correlación entre la simulación y la fabricación.
• Coordinación del montaje: En el sitio Montaje SMT con perfiles de reflujo específicos para sustratos de alta frecuencia, eliminando la manipulación entre instalaciones de trazas de RF expuestas.

Comience su revisión de diseño de HF