DDR5モジュールPCB製造ガイド

DDR5は、2024～2025年のサーバープラットフォーム、AIワークステーション、そして高性能コンシューマーシステムを支えるメモリ規格です。ブランドDIMM生産、サーバーOEM供給、あるいはカスタム産業用メモリなど、DDR5メモリモジュールPCBを調達するハードウェアエンジニアや調達チームにとって、製造要件はDDR4よりも大幅に厳格です。信号速度は4800MT/sから始まり、生産時には7200MT/sに達し、モジュール内PMIC制御とより厳しいインピーダンスウィンドウと相まって、汎用PCBショップでは、JEDECコンプライアンスラボに送られる前にシグナルインテグリティ検証に不合格となるモジュールを生産することになります。

エンジニアリングサポートにお問い合わせください

---

1. DDR5モジュールPCBに専門メーカーが必要な理由

1.1 DDR4からDDR5への構造上の変更

DDR5 では、PCB の設計と製造に直接影響を与えるいくつかのアーキテクチャの変更が導入されました。

• オンモジュールPMIC: DDR5では、VDDとVDDQの調整がDIMM自体に移りました。PMICがローカルレギュレーションを処理するため、PCBはより高い過渡電流を流す必要があり、DDR4では発生しなかった熱負荷と銅箔重量の増加が基板に課せられます。
• ポイントツーポイント CA バス: DDR5 は、DDR4 の共有フライバイ コマンド/アドレス トポロジを各 DRAM デバイスへの個別のポイントツーポイント ルーティングに置き換え、ルーティング密度を高め、デバイスごとに個別の長さの一致を必要とします。
• よりタイトなタイミングマージン: 6400 MT/sでは、DDR5のデータアイは約156 psとなり、DDR4-3200のマージンの半分になります。PCBに起因するインピーダンス不整合、クロストーク、長さエラーは、このバジェットを直接消費します。

高密度多層基板を厳密な誘電体制御で日常的に製造しているメーカーは、試作品だけでなく、量産パネル全体にわたってDDR5が要求する配線形状を維持する上で有利な立場にある。

1.2 DDR5モジュールの主要な信号グループ

• DQ/DQS: データバスの整合性は、熱ストレス下における持続的な読み取り/書き込みスループットとエラー率を決定します。
• CK_t/CK_c差動クロック: 単一のクロックペアがモジュール上のすべてのDRAMを駆動します。不連続性があると、すべてのデバイスにジッタが伝播します。
• CAバス: ポイントツーポイントルーティングとは、各DRAMへのCA信号の長さを個別に一致させる必要があることを意味する。
• PMIC電源ルーティング: 低インピーダンスのVDD/VDDQプレーンは、10～50Aの負荷過渡時にクリーンなレール電圧を供給する必要がある。

---

2. レイヤースタックと制御インピーダンス仕様

2.1 典型的な8層UDIMMスタック

L1 — 上部信号: DQ ルーティング、BGA ファンアウト、PMIC パッド L2 — GND プレーン: L1 信号層のリファレンス L3 — 信号: CA バス、補助信号 L4 — VDD/VDDQ プレーン: 電源分配 L5 — GND プレーン: L6 信号層のリファレンス L6 — 信号: CK、RAS/CAS ルーティング L7 — GND プレーン: リターン パスの連続性 L8 — 下部信号: DQ ルーティング、受動部品パッド

外層におけるGND-信号-GNDの対称配置は標準的な手法です。生産パネル全体にわたって内部誘電体の厚さを±10%に抑えられないメーカーは、インピーダンスが変動する基板を出荷することになります。これは、予測可能な故障ではなく、負荷時にランダムなメモリエラーとして現れます。DDR5の製造においては、すべてのパネルでTDRクーポン検証を実施し、インピーダンスを制御した製造は必須です。

2.2 目標インピーダンス値

2.3 最小製造パラメータ

• 最小トレース幅: x8 DRAM BGA付近のDQ配線の場合は75µm（3ミル）
• 最小ドリル径: 信号ビアの場合は 0.20 mm、 HDI RDIMM/LRDIMM バリアント用の 0.15 mm レーザー ビア
• レイヤー間の登録: 8層基板の場合、±0.075 mm以下
• 基材： 高Tg FR-4（Tg ≥ 150°C）; 鉛フリーアセンブリ用のShengyi S1000Hまたは同等のハロゲンフリー

---

3. ゴールドフィンガーエッジコネクタ: JEDEC MO-002 要件

3.1 ENIGではなくハードゴールドが必要な理由

すべてのDDR5 DIMMには、JEDEC MO-002に準拠した288接点のエッジコネクタが搭載されています。接点には硬質金（電解ニッケル金）を使用する必要があります。ニッケル下地は3～5µm、金層は0.76～1.27µmです。軟質ENIG（浸漬金、通常0.05～0.15µm）は、スロットへの挿入を繰り返すと急速に摩耗し、10～20サイクル以内に接触抵抗が増加します。デュアル仕上げプロセス（ENIGボディ＋接点部分の電解硬質金）を持たない基板製造工場では、JEDEC準拠のDDR5モジュールを製造できません。

追加の寸法要件:

• 面取り角度: 下端の45°ベベル、±2°に制御
• キースロットの位置: JEDEC MO-002図面の±0.10 mm以内 - これらはCNCルーティングされており、スコアリングは行われていません
• はんだマスククリアランス: 金の接触領域へのマスクの侵入なし

3.2 検査すべき一般的なゴールドフィンガーの欠陥

• はんだマスクが接触フィンガーにブリッジする → 接触抵抗不良
• 金の厚さが不十分（< 0.5 µm）→挿入サイクル寿命試験に不合格
• キースロットが欠落しているか位置がずれている → DDR5スロットと物理的に互換性がない
• 面取りが不適切 → 挿入時にPCBエッジに機械的ストレスがかかる

---

4. DDR5 DRAMおよびPMICパッケージのSMTアセンブリ

4.1 標準 DDR5 UDIMM の部品表

• 8～16倍のDRAMデバイス: FBGA-78 (x8) または FBGA-96 (x4) パッケージ、0.75～0.80 mm ピッチ (Samsung K4RAH、SK Hynix H5C、Micron MT60B シリーズ)
• 1×PMIC: VDD/VDDQ規制に対応するBGAまたはQFNパッケージ（例：ルネサスRAA229004、MPS MP2925）
• 1× SPDハブ: I3Cインターフェースを備えたシリアルプレゼンス検出ハブ（SPD5118または互換品）
• パッシブ: 0201および01005デカップリングコンデンサ、直列抵抗、終端ネットワーク

DDR5 UDIMMの受動部品密度、特に01005デカップラーの密度は、一般的な中規模生産設備ではなく、サブミリメートルサイズの部品配置に対応したSMT組立ラインを必要とする。

4.2 湿度感度とリフロー要件

DDR5 DRAMパッケージはMSL-3規格に準拠しており、乾燥包装を開封後、30℃/60%RH以下の環境下で168時間のフロアライフが保証されています。フロアライフが超過した場合は、125℃で24時間ベーキングする必要があります。MSL管理に関する文書化のない組立ラインでは、最終テストでは検出されない、実地使用時に顕在化する潜在的なポップコーニング不良のある基板が製造されます。

SAC305のリフロープロファイルターゲット:

• ピーク温度：245～255℃
• 液相線より上の時間（TAL）：45～60秒
• ランプレート: ≤ 2°C/s 予熱、≤ 3°C/s ピークランプ
• 冷却: ≤ 4°C/s (制御された冷却によりはんだ接合部の微細構造の損傷を防止)

4.3 BGA配置精度

0.75～0.80 mmピッチのFBGAパッケージには、±25 µm（3σ）のピックアンドプレース精度が求められます。1.0 mmピッチの作業には十分な±50 µmの精度を持つ装置では不十分です。0.75 mmピッチでは、配置位置のずれによってBGAボールの開口部が発生し、これはAOIでは見えず、X線でしか検出できません。リフロー後の検査手順は、SPI → AOI →すべてのBGAパッケージのX線検査→ 電気テストとする必要があります。

---

5. RDIMMとLRDIMM: さらなる複雑さ

バッファ付きDDR5モジュールには、レジスタクロックドライバ（RCD、例：Montage MTC10F2064またはRenesas RCD04）と、オプションでLRDIMM用のデータバッファ（DB）が含まれます。製造の観点から：

• レイヤー数の増加: CA/CSチャネルをRCDから各DRAMアレイにきれいに配線するには8～10層必要
• 追加の BGA パッケージ: 0.65～0.80 mmピッチのRCDおよびDBチップには、DRAMパッケージと同じファインピッチ配置とX線カバレッジが必要です。
• CAバスファンアウト: RCDはモジュール上のすべてのDRAMデバイスにCA/CS信号を再駆動します。ファンアウトルーティングはRDIMMレイアウトの最も混雑した領域であり、追加の信号層が必要になります。

LRDIMM設計においては、基板製造と組立を同一工場で行うターンキー方式の製造により、基板供給業者と組立業者間の品質引き継ぎリスクを排除できます。これは、層数とBGA密度がともに高い場合に特に重要です。

---

6. ベアボードから完成モジュールまでの検査とテスト

6.1 PCB製造品質管理

• TDRインピーダンスレポート: 各パネルのクーポンからの測定値 - DQ（40Ω）、DQS/CK（85～100Ω差動）、CA（50Ω）
• あおい： 内層と外層の痕跡欠陥とパッド品質の検査
• Eテスト: 各パネルにフライングプローブの連続性と分離を実現
• 顕微鏡断面: 製造ロットごとの銅の厚さ、誘電体の厚さ、ビアの品質を示す断面サンプル

6.2 アセンブリおよびモジュールレベルのテスト

• X線検査： すべてのDRAM、PMIC、RCD/DBパッケージのBGAジョイント検証
• SPD プログラミングとリードバック: SPDハブが正しく組み立てられており、EEPROMがプログラム可能であることを確認します。
• メモリコントローラテスト: リファレンスプラットフォームでの列挙、定格速度での読み取り/書き込みパターンテスト、熱ストレスの合否

基板上のTDRレポートから機能モジュールレベルの電気テストに至るまでの一連のテストにより、モジュールにラベルを貼って出荷する前に、考えられるすべての故障モードについて確認が完了します。

DDR5モジュールPCBの見積もりを取得する

---

7. DDR5モジュールを注文する前に確認すべきこと

生産量を確定する前に、DDR5 モジュール製造業者候補から以下の質問に対する明確な回答を得てください。

1. 管理インピーダンス許容範囲はどのくらいですか? また、出荷ごとに TDR クーポン データを提供していますか? ±10% は DDR5 のターゲットであり、±15% は DDR3 時代の許容範囲です。
2. エッジコネクタ接点に電解硬質金を使用した ENIG 本体という、デュアル仕上げの PCB を製造できますか?
3. 0.75～0.80 mm ピッチの DRAM パッケージの配置精度はどのくらいですか?
4. 社内にX​​線検査はありますか？ X 線をアウトソーシングすると、組み立てプロセスへのリアルタイムのフィードバック ループがなくなります。
5. DDR5 DRAM パッケージの MSL 管理手順は何ですか?
6. 製造からテスト済みモジュールまでの全範囲を 1 つの施設で処理できますか?

Highleap Electronicsは、DDR5モジュールの製造工程全体を網羅しています。TDR検証付きインピーダンス制御多層膜製造、デュアルフィニッシュハードゴールドエッジコネクタ、ファインピッチDRAM BGAアセンブリ、社内X線検査、機能モジュールテストなど、あらゆる工程に対応いたします。設計ファイルをご提出いただければ、製造見積もりをご提示し、レイヤースタックとエッジコネクタ仕様のDFMレビューを含む、詳細なコストとリードタイムの​​内訳をご提供いたします。