Como reduzir os custos de PCB em 2026

O cenário de 2026 mudou o verdadeiro significado de "reduzir o custo de PCBs". Com as importações coreanas de CCL aumentando 74.5% em relação ao ano anterior (Serviço Alfandegário da Coreia), a Mitsui Kinzoku elevando o preço da folha de cobre em 12% e a Mitsubishi Gas Chemical em 30%, a Nittobo aumentando o preço do tecido de fibra de vidro T em 20-30% em abril de 2026, a Kingboard emitindo quatro aumentos de preço de CCL somente em 2026, e o CCL M7+ operando em sistemas de cotas, a antiga estratégia de redução de custos de "pedir um desconto de 5% e reduzir o prazo de entrega" não funciona mais. O que funciona em 2026 é o dimensionamento correto de materiais desde o projeto, o uso de camadas híbridas que reduzem o consumo de materiais premium, a otimização do DFM (Design for Manufacturing) que eleva o rendimento de 88% para 97% e uma estratégia de compras focada em garantir a alocação de recursos em vez de buscar o menor preço.

Este guia descreve cada uma das sete alavancas, apresentando as economias reais que cada uma proporciona e as decisões de projeto específicas por trás delas. O contexto de mercado é abordado na análise do aumento de preços de PCBs , a economia de materiais no guia de custos de matéria-prima para PCBs , os detalhes de fornecimento na análise de escassez de materiais para PCBs e o contexto da demanda por IA na análise da demanda por PCBs para servidores de IA.

1. Por que 80% do custo de uma placa de circuito impresso é definido na fase de projeto?

O fator mais importante na redução de custos de PCBs é aquele que a maioria das equipes de compras subestima: até 80% do custo total de fabricação de um produto é definido durante a fase de projeto . Quando os arquivos Gerber são enviados para a fábrica, a quantidade de camadas, a qualidade da camada de controle de qualidade (CCL), a espessura do cobre, a arquitetura de vias, o formato do painel e o acabamento da superfície já estão determinados. O posicionamento dos componentes, o acesso para testes e a panelização já definiram se a placa atingirá um rendimento de 98% na primeira passagem ou se ficará em torno de 88%.

Isso é relevante em 2026 especificamente porque os novos fatores de custo — grau do CCL, perfil da folha de cobre, escolha do tecido de fibra de vidro — são todos decisões tomadas durante o projeto, e não variáveis ​​de negociação de compras. Uma equipe de compras não pode negociar o preço do Panasonic Megtron 6 para o mesmo valor do FR-4. Mas uma equipe de projeto que especifica o Megtron 6 nas quatro camadas de sinal críticas e o FR-4 de alta Tg nas 8 a 10 camadas restantes obtém o desempenho de orçamento de perdas de uma estrutura Megtron 6 a um custo substancialmente menor — sem qualquer negociação com o fornecedor.

O que impulsionará os custos de fabricação de PCBs em 2026?

Os mesmos fatores de antes, mas com pesos muito diferentes. Em 2024, o material representava de 30% a 50% do custo da placa nua; em 2026, esse percentual será de 45 % a 60% para placas avançadas, devido ao aumento acentuado dos preços da folha de cobre, da resina e do vidro. A quantidade de camadas e a complexidade dos furos de passagem continuam sendo os principais fatores de custo e agora são amplificados pelo custo 5 a 8 vezes maior dos consumíveis de perfuração em placas de alta densidade de camadas, como as da classe Rubin. O risco de perda de rendimento aumentou porque cada painel agora carrega mais valor em material do que nunca. A melhor estratégia de redução de custos em 2026 dependerá de qual fator de custo predominará em cada placa específica.

2. Alavanca 1: Dimensionamento correto do material (Pare de especificar M7 quando M6 for suficiente)

O principal fator de custo em 2026 será a adequação da classificação CCL à real necessidade elétrica, e não à classificação padrão conservadora. Uma auditoria DFM (Design for Manufacturing and Manufacturing) em um projeto já estabelecido, realizada em 2026, geralmente constata os seguintes problemas:

• A M7 CCL especificou onde a M6 atenderia ao orçamento de perdas. O M7 custa aproximadamente de 6 a 9 vezes mais que o FR-4, enquanto o M6 custa de 3 a 5 vezes mais. Portanto, a especificação superior aumenta o custo do material sem ganho de desempenho em canais abaixo de aproximadamente 112 Gbps.
• A película HVLP foi especificada para locais onde a película LP ou mesmo a película ED padrão transportariam o canal. A tecnologia HVLP utiliza uma folha eletrolítica padrão de 2 a 3 vezes a espessura da folha. Abaixo de 10 GHz, a diferença de rugosidade não altera significativamente o canal; de 10 a 25 GHz, a diferença depende do comprimento da trilha e da constante dielétrica.
• O acabamento ENIG ou ENEPIG foi especificado onde o OSP atendesse aos requisitos de soldagem e resistência à corrosão. Os acabamentos à base de ouro aumentam o custo da placa de circuito impresso em 15 a 30% para placas que terão uma vida útil normal em ambientes internos — e com o ouro a mais de US$ 4,000/oz até 2026, essa especificação excessiva agora é substancialmente mais cara do que em 2024.
• Laminado de alta Tg (Tg 170+) especificado onde FR-4 com Tg 140 é suficiente. Aumenta o custo do material em 20 a 40% sem benefício térmico em placas que nunca são submetidas a tensões de montagem sem chumbo além das tolerâncias padrão.

A abordagem correta é identificar o que realmente limita cada camada e cada superfície e, em seguida, especificar a classe mínima que atenda a essa restrição. Para placas digitais, a questão principal geralmente é o orçamento de perdas no canal de maior taxa; para placas de potência, é a densidade de corrente e a dissipação térmica; para controladores industriais, é a temperatura de operação e a classe de confiabilidade.

Quanto o redimensionamento de materiais pode economizar em 2026?

Substancial. A redução da espessura de uma placa de M7 para M6 gera uma economia de cerca de 30 a 40% no custo da camada de controle de qualidade (CCL) ; a substituição da folha metálica HVLP pela LP gera uma economia de 30 a 50% no componente da folha; a substituição do revestimento ENIG pela OSP gera uma economia de 15 a 30% no custo do acabamento superficial (e essa economia será ainda maior em 2026, devido ao aumento de 56% no preço do ouro em relação ao ano anterior). Em uma placa industrial típica de alta velocidade com 12 camadas, o dimensionamento correto das especificações de materiais geralmente reduz o custo da placa nua em 15 a 25%, sem impacto no desempenho , desde que o orçamento de perdas tenha sido analisado adequadamente.

3. Alavanca 2: Configuração Híbrida — CCL Premium Somente Onde Importa

Para placas onde um ou dois canais realmente precisam do desempenho do M7, mas o restante do projeto não, a arquitetura híbrida é a medida de redução de custos mais eficaz em 2026. O princípio é simples: aplique o material caro de baixa perda apenas nas camadas que transportam sinais de alta taxa e use um núcleo FR-4 qualificado de média perda ou alta Tg nas camadas restantes de alimentação, terra e sinais de baixa taxa.

Este não é um projeto de compromisso — é uma otimização estrutural de custos que preserva o orçamento de perdas nas camadas que o necessitam, ao mesmo tempo que reduz drasticamente o consumo de materiais premium. Para uma placa de 14 camadas com 4 camadas de sinal de alta velocidade, uma estrutura híbrida usando M6 nessas 4 camadas e FR-4 de alta Tg nas 10 restantes reduz o volume de CCL premium em aproximadamente 70%, mantendo os canais críticos para perdas no material apropriado.

As estruturas híbridas oferecem um benefício adicional no cenário de fornecimento de 2026: reduzem a dependência de um único material isolante de camada cromada (CCL) escasso. Se a sua estrutura híbrida utiliza Panasonic Megtron 6 nas camadas críticas e FR-4 de alta Tg nas demais, uma crise de alocação de Megtron 6 afeta apenas essas quatro camadas, e a alternativa qualificada (por exemplo, TUC Tachyon-100G, EMC EM-528, Iteq IT-988GSE) precisa igualar o desempenho apenas nessas camadas — e não em toda a estrutura. Isso representa uma proteção estrutural contra o sistema de cotas que os fabricantes de CCL adotaram em 2026.

Quando o modelo híbrido não gera economia?

Existem dois casos. Primeiro, quando todas (ou quase todas) as camadas transportam sinais de alta taxa — por exemplo, uma placa de computação Rubin VR200 onde toda a estrutura é M8 por necessidade. Não há nada para usar como camada inferior. Segundo, quando a equipe de projeto e o fabricante não pré-qualificaram os materiais diferentes em conjunto; a mistura de famílias de CCL introduz incompatibilidade de CTE e comportamento de laminação que requer testes controlados. A economia só é real quando a construção híbrida é qualificada, e não apenas especificada.

4. Alavanca 3: Disciplina na Contagem de Camadas e a Regra de 20-30% por Camada

Cada par de camadas adicional em uma placa de circuito impresso (PCB) aumenta o custo de fabricação em aproximadamente 20 a 30% , pois cada camada adiciona um núcleo CCL, pré-impregnado, um ciclo de laminação, furação, revestimento e risco de registro. A curva de custo não é linear: passar de 8 para 16 camadas geralmente mais que dobra o custo de fabricação , e não apenas adiciona material. Reduzir o número de camadas, sempre que o roteamento, a alimentação e a integridade do sinal permitirem, é uma das estratégias mais eficazes para reduzir custos.

Mas "reduzir o número de camadas" não é uma economia gratuita — uma redução que força trilhas muito estreitas para a relação linha/espaço fabricável, referências muito distantes dos sinais ou impedância descontrolada prejudica o rendimento e o desempenho, o que pode custar mais do que economizar. A abordagem correta é avaliar o número de camadas em relação às regras de projeto do IPC-2221 e ao orçamento de impedância para cada domínio de taxa no projeto. Em alguns projetos densos, a construção HDI pode alcançar o mesmo roteamento em menos camadas — mas o HDI adiciona seu próprio custo de processo (perfuração a laser, metalização de microvias), portanto, a compensação deve ser calculada, não presumida.

• Atribuição do plano de referência de auditoria. Às vezes, um projeto de "12 camadas" possui pares de planos desnecessários que poderiam ser consolidados, reduzindo para 10 camadas sem comprometer os caminhos de retorno do sinal.
• Avalie a comparação entre planos de potência divididos e camadas separadas. Um plano dividido em uma única camada de potência geralmente desempenha a mesma função que dois planos dedicados, com um número menor de camadas.
• Compare a relação entre HDI e número de camadas em sistemas de interconexão por orifícios passantes. Uma construção HDI de 10 camadas com microvias pode custar mais do que uma equivalente de 12 camadas com furos passantes. Compare. Preços de fabricação para ambas as opções de placa antes de se comprometer.
• Execute a verificação das regras de projeto antes de confirmar. Uma redução de camadas que produza linhas/espaços de 3 milésimos de polegada abaixo da capacidade padrão de 4 milésimos de polegada do fabricante pode levar à exposição LDI e a um processamento mais lento, anulando a economia obtida.

Reduzir o número de camadas sempre reduz os custos?

Somente quando o roteamento, a alimentação e a impedância ainda podem ser atendidos com uma contagem menor. Uma redução que leve o projeto abaixo da capacidade padrão de linhas/espaço do fabricante, force uma impedância descontrolada ou remova a separação do plano de referência necessária para os sinais pode prejudicar o rendimento, forçar processos mais caros (LDI versus fotolitografia, laminação sequencial versus laminação única) ou comprometer o desempenho elétrico — cada um desses fatores custa mais do que o par de camadas economizado.

5. Alavanca 4: Otimização DFM para aumentar o rendimento de 88% para 97%

A otimização DFM (design para manufaturabilidade) é a alavanca de custo com maior retorno para placas complexas em 2026, porque um defeito em um painel de alto valor desperdiça material que agora custa significativamente mais do que em 2024. De acordo com dados documentados de casos de produção em massa, a aplicação sistemática de DFM pode aumentar o rendimento da produção de 88% para 97% , o que, para uma placa de 16 camadas no Megtron 6, significa uma redução de aproximadamente 10% no custo efetivo por placa, considerando apenas o rendimento.

Na prática, o que o DFM realmente faz é transferir a tomada de decisões para a fase inicial do projeto, onde as alterações não têm custo e impedem que defeitos cheguem a uma junta de solda. Os itens específicos que trarão maior retorno em 2026 são:

• Medição de anéis anulares. Pads muito pequenos para a tolerância de perfuração-pad produzem vias abertas em uma fração de cada painel — diretamente visíveis como perda de rendimento em placas de alto valor.
• Linha/espaço de fabricação. Projetos fabricados com as especificações mínimas do processo do fabricante apresentam problemas de rendimento que projetos fabricados com o processo padrão não apresentam. A transição de uma linha/espaço de 3 milésimos de polegada para 4 milésimos de polegada, quando o roteamento permite, pode representar uma diferença de 85% a 98% de rendimento na primeira passagem.
• Distribuição simétrica de cobre. Empilhamentos assimétricos — cobre espesso de um lado e fino do outro — produzem deformações pós-refusão que se manifestam como defeitos de solda durante a montagem. Uma construção simétrica, mesmo com a mesma espessura total de cobre, elimina um modo de falha crônico.
• Laminação balanceada. A distribuição assimétrica do pré-impregnado causa deformação no eixo Z, o que leva ao descarte de painéis durante o processamento da camada interna. A construção simétrica do pré-impregnado evita esse problema.
• Sensato através da seleção. Microvias empilhadas em mais ciclos de laminação sequenciais do que o necessário geram painéis de refugo com valor de vários milhares de dólares. Microvias escalonadas em um ciclo de laminação a menos reduzem tanto o custo quanto a probabilidade de refugo.
• Remoção de tolerâncias excessivamente especificadas. Uma tolerância de impedância de ±10% é alcançável na produção com processo padrão; ±5% requer controle mais rigoroso e processamento mais lento. Especificar ±5% onde ±10% é eletricamente aceitável aumenta o custo sem ganho funcional.

6. Alavanca 5: Disciplina de Peso e Perfil da Folha de Cobre

Com o aumento de 12% no preço da folha de cobre MicroThin da Mitsui Kinzoku e de 30% no preço da folha revestida com resina da Mitsubishi Gas Chemical, a partir de abril de 2026, a escolha da gramatura do cobre e do perfil da folha tornou-se um fator de custo mais significativo do que em qualquer ano recente. Duas mudanças específicas são as mais importantes:

Dimensionar a espessura da camada de cobre de acordo com a corrente real é fundamental. Especificações padrão de 2 oz de cobre externo para placas digitais de uso geral são comuns, mas raramente necessárias. 1 oz de cobre é suficiente para a maioria das aplicações de baixa potência e representa aproximadamente metade do custo do material. Especifique 2 oz somente quando a densidade de corrente realmente exigir, e considere 3 oz apenas para camadas de potência de alta corrente. Cada onça de cobre praticamente dobra o peso da folha e aumenta o tempo de revestimento, portanto o impacto no custo é direto.

Ajuste o perfil da folha de acordo com os requisitos reais do canal. A folha HVLP custa aproximadamente 2 a 3 vezes mais que a folha ED padrão e melhora a perda de inserção em 5 a 8% acima de 10 GHz. Para canais abaixo de 10 Gbps, onde a diferença de perda não importa, especificar HVLP representa um custo direto sem benefício. O perfil correto para cada faixa de taxa está na Etapa 1 acima.

7. Alavanca 6: Utilização do painel e o imposto oculto por placa

As placas de circuito impresso (PCBs) são fabricadas em painéis de produção padrão, e o custo de cada painel é dividido entre as placas que ele suporta. Quando as dimensões das placas se encaixam de forma eficiente, mais placas cabem em cada painel e o custo de material e processo por placa diminui. Quando as dimensões são inadequadas — geralmente porque o projeto foi dimensionado para o gabinete sem considerar os formatos de painel padrão — a área do painel é desperdiçada e o custo por placa aumenta, mesmo que o circuito permaneça o mesmo.

Os tamanhos padrão dos painéis de produção variam de acordo com o fabricante, mas geralmente incluem 18″×24″, 21″×24″ e seus equivalentes métricos. Uma alteração de alguns milímetros no contorno da placa pode, às vezes, aumentar o número de placas por painel de 8 para 10, reduzindo o custo por placa em cerca de 20%, sem qualquer alteração no circuito. Essa é uma das maneiras mais fáceis de reduzir custos e uma das mais frequentemente negligenciadas.

• Obtenha feedback sobre o encaixe dos painéis na fase de congelamento do projeto. Solicite ao fabricante um estudo de panelização antes da finalização da produção. A alteração necessária para otimizar o encaixe geralmente é de milímetros, não uma reformulação completa do projeto.
• Padronizar as dimensões dos arrays em toda a família de produtos. Se várias placas de uma mesma família de produtos compartilharem as mesmas dimensões de matriz, o fabricante poderá executá-las em formatos de painel comuns com configuração compartilhada, reduzindo o custo por produto.
• Alinhar o formato de entrega do array com a montagem. O formato da matriz de placas nuas deve corresponder ao dispositivo de montagem SMT. A incompatibilidade força etapas de despanelização que aumentam o custo para ambos os lados.
• Use o roteamento por tabulação ou V-score intencionalmente. A furação em V é barata e funciona bem para pranchas com bordas retas; a furação com abas é mais cara, mas necessária para contornos irregulares. Escolha de acordo com a geometria da prancha, não por padrão.

Será que ajustar o tamanho da placa realmente reduz o preço?

Sim, frequentemente em 10 a 20% por placa, sem qualquer alteração no circuito. As placas são fabricadas em painéis padrão, cujo custo é dividido entre as placas que compõem o painel. Ajustar o contorno para que se encaixe melhor em um painel padrão permite acomodar mais placas por painel e reduz diretamente o preço por placa. A alteração necessária geralmente se resume a alguns milímetros no contorno da placa, não a uma reformulação do circuito. Isso é verificado em qualquer análise de projeto para manufatura (DFM) competente.

8. Alavanca 7: Estratégia de Fornecedores e Alocação

A estratégia de compras para 2026 mudou: em vez de otimizar o preço unitário principal, o foco passou a ser garantir a alocação de CCL ( Contrato de Controle de Estoque). Em um mercado de cotas, o cliente que reservou o fornecimento recebe a placa no prazo, enquanto o cliente que busca a cotação mais baixa às vezes não recebe placa alguma. As alavancas do lado do fornecedor em 2026 são:

• Previsões móveis de 12 a 26 semanas. Os fabricantes de CCL reservam sua alocação com base em compromissos de previsão. A previsão de 4 a 8 semanas que funcionou em 2024 já não garante a aquisição de material específico para determinada qualidade. Uma previsão confiável de 26 semanas, sim.
• Dois fabricantes qualificados por tipo de placa. A questão é a redundância na alocação, não o poder de negociação.
• Qualificação de segundo grau CCL por tipo de placa. Panasonic Megtron 6 com TUC Tachyon-100G como alternativa; M7 com equivalente EMC EM-528. Quando um estiver alocado, o outro será enviado.
• Preços indexados. Substitua orçamentos de preço fixo por uma fórmula transparente de ajuste com base em folha de cobre e classificação CCL. Isso converte a volatilidade mensal em uma faixa gerenciada e elimina o atrito da negociação que prejudica os cronogramas do projeto.
• Consolidação de volume com fornecedores qualificados. Um fabricante que utiliza várias placas de um mesmo OEM tem o direito de reservar coletivamente uma alocação de CCL maior do que a mesma OEM dividida entre vários fabricantes.
• Formato de entrega alinhado com a montagem de PCB. O custo total de propriedade inclui a montagem, não apenas a fabricação da placa nua. Um formato de matriz compatível com a linha SMT elimina uma etapa de despanelização e reduz defeitos relacionados ao manuseio.

9. O que NÃO cortar: as economias que custam mais do que economizam

Algumas medidas aparentes de redução de custos não representam economias legítimas. Elas transferem o risco para a montagem e o uso em campo, onde as falhas são muito mais caras do que o custo da placa nua que "economizaram". A lista abaixo resume as medidas a serem recusadas:

• Substituição silenciosa de materiais. Um fornecedor que oferece CCL “equivalente” sem documentação de qualificação está transferindo o risco. Qualquer substituição de material deve ser uma alternativa qualificada e documentada que atenda aos requisitos de Dk, Df, Tg, térmicos e de confiabilidade — e não uma simples troca de material.
• Testes elétricos omitidos. Ignorar testes de impedância, sondas móveis ou inspeção óptica automatizada (AOI) para reduzir o custo por placa não representa economia quando o custo de defeitos em campo é de 10 a 100 vezes maior que o custo do teste.
• Classe de aceitação IPC flexível. A mudança da Classe 3 para a Classe 2 do IPC com o objetivo de reduzir custos só é legítima quando a aplicação realmente tolera a Classe 2; não se trata de uma decisão de aquisição.
• A inspeção inicial do primeiro artigo em uma nova construção foi ignorada. O primeiro artigo aborda os problemas sistemáticos — distribuição de cobre, registro, espessura do revestimento — que causam a destruição de painéis em grande volume.
• Rebaixamento do perfil da folha sem recálculo do orçamento de perdas. A transição de HVLP para LP só reduz custos se o canal suportar as perdas adicionais induzidas pela rugosidade. Sem uma nova simulação, a economia obtida pode resultar em um canal defeituoso.
• Redução da contagem de camadas sem nova verificação de DRC. Uma redução que diminui a relação entre linhas e espaços abaixo do processo padrão do fabricante leva o projeto a um processamento mais lento e caro — ou a um rendimento menor.

A regra que separa a redução legítima de custos da perda de qualidade é simples: a redução responsável de custos resulta da eliminação de especificações excessivas, não da remoção de funcionalidades necessárias . Dimensionar corretamente a qualidade do material de acordo com os requisitos reais do canal é eliminar especificações excessivas. Ignorar o teste de impedância em uma placa de impedância controlada é remover uma funcionalidade necessária. A primeira representa uma economia; a segunda, um passivo adiado.

10. Perguntas frequentes sobre redução de custos de PCBs

Em quanto os custos das placas de circuito impresso podem ser reduzidos em 2026 sem comprometer a qualidade?

A otimização sistemática do projeto e a modelagem de fabricação (DFM) geralmente proporcionam uma redução de 10 a 15% no custo total de propriedade (TCO ) . Combinadas com a panelização, o dimensionamento correto de materiais e a padronização da lista de materiais (BOM), essas reduções podem ultrapassar 30% , segundo dados da indústria de produção em massa. A economia resulta da eliminação de especificações excessivas (grau do CCL, perfil da folha, gramatura do cobre, tolerâncias) e da melhoria do rendimento de 88% para 97% por meio da modelagem de fabricação — e não da redução da qualidade.

Qual é o maior fator de custo em um quadro de controle complexo em 2026?

Para placas multicamadas de alta velocidade, a principal alavanca é o dimensionamento correto do material : combinar a qualidade da camada de revestimento de carbono (CCL) e o perfil da folha metálica com os requisitos reais do canal, em vez de usar a configuração padrão conservadora. Especificar M7 onde M6 se encaixa economiza de 30 a 40% do custo da CCL; especificar HVLP onde LP se encaixa economiza de 30 a 50% do custo da folha metálica. Em seguida, vem a configuração híbrida (CCL premium apenas nas camadas críticas) e, por fim, o design para fabricação (DFM) para otimizar o rendimento.

Por que 80% do custo de uma placa de circuito impresso é definido na fase de projeto?

Isso ocorre porque a quantidade de camadas, a qualidade da camada de cobre (CCL), a espessura do cobre, a arquitetura das vias, o formato do painel, o acabamento da superfície e as tolerâncias são decisões tomadas na fase de projeto. Quando os arquivos Gerber são liberados para o fabricante, a lista de materiais já está definida e o processo de fabricação está restrito. Uma negociação na fase de compras pode representar uma variação de 3 a 5%; um ajuste de dimensionamento na fase de projeto pode representar uma variação de 20 a 30%.

Será que usar uma configuração híbrida realmente economiza dinheiro?

Sim, quando apenas algumas camadas precisam de material de baixa perda. Aplicar CCL (camada de baixa perda) caro somente às 4-6 camadas de sinal críticas e FR-4 de alta Tg (transferência de temperatura) nas camadas restantes de alimentação e terra pode reduzir o volume de CCL premium em 60-70%, economizando aproximadamente 20-25% no custo por placa. Em 2026, as estruturas híbridas também reduzem a dependência de um único tipo de CCL escasso, oferecendo uma proteção estrutural contra problemas de alocação.

Reduzir o número de camadas sempre reduzirá o custo da placa de circuito impresso (PCB)?

Não. A redução do número de camadas só gera economia quando o roteamento, a alimentação e a impedância ainda atendem aos requisitos do projeto com uma contagem menor. Uma redução que força a relação linha/espaço abaixo do processo padrão do fabricante, remove planos de referência necessários ou cria impedância descontrolada pode levar o projeto a um processamento mais lento e caro ou prejudicar o rendimento — custando mais do que o par de camadas economizado.