ドローン用光データリンク基板における7つの主要な設計課題

ドローン用光データリンク基板は、光ファイバーで接続されたUAV通信チェーンの中核を成す電気光学変換エンジンです。フライトコンピュータからの電気信号を光ファイバー伝送用の変調レーザー光に変換し、受信した光信号に対して逆変換（受信した光子をプロセッサが処理できる電気データに戻す）を行います。テザーシステム内の他のすべての基板（スプールコントローラ、キャニスターエレクトロニクス、地上局）は、この基板が十分な精度で変換を行い、リンク全体がデータレート、遅延、ビット誤り率の目標値を満たすことに依存しています。

光データリンクのPCB設計が難しいのは、互換性のない信号環境が1枚の基板上に共存しているためである。具体的には、FPGAからのギガビットレートの差動信号、マイクロボルトレベルのノイズに敏感な高精度アナログレーザー駆動回路、感度限界で動作する低ノイズ光検出器フロントエンド、そしてコンパクトな基板を共有しながら互いに分離する必要のある複数の電源ドメインなどが挙げられる。

光データリンク基板の見積もりを取得する

システムの役割と信号の流れ

光データリンク基板は、UAVのデジタルサブシステムと光ファイバーのインターフェースに位置します。テザーチェーンにおけるその位置によって、上流と下流のあらゆる信号の完全性に関する許容範囲が決まります。トランシーバーが達成する光パワーマージン、SerDesが引き起こすタイミングジッタ、クロックリカバリ回路が生成するBERなど、これらのパラメータによって地上局が回復できる範囲が制限されます。

送信経路における信号の流れ：FPGAがラインレートで差動LVDSまたはCMLデータを生成→SerDesシリアライザが並列データを高速シリアルストリームに変換→トランシーバのレーザードライバがレーザーダイオードを変調→光ファイバが地上局へ光パワーを伝送。受信経路はこれと同様：入力光パワー→フォトディテクタ→トランスインピーダンスアンプ→リミッティングアンプ→CDR（クロックおよびデータリカバリ）→FPGAデシリアライザ→プロセッサへの並列データ。

基板は、UAV環境下でこれらすべてに対応しなければなりません。10～2000Hzの振動、高度での-20℃から直射日光下での+60℃までの温度変化、着陸時のコネクタへの衝撃、そしてグラム単位で計測される重量制限といった、常に厳しい条件が課せられます。これらの要件は、トランシーバーの選定からPCB材料の選択に至るまで、あらゆる決定に影響を与えます。UAVテザーPCBシステムは、コネクタの向きや基板の形状にも、さらに機械的な制約を加えます。

トランシーバーの選択：SFP、はんだ付けTOSA/ROSA、およびカスタム

光データリンク基板の設計において、トランシーバーの選定は他のどの選択よりも後工程に大きな影響を与える。コネクタの種類、ケージの形状、フットプリント、熱伝導経路、電源インターフェース、そして何よりも重要な、現場での交換が可能かどうかを決定するからだ。

プラグイン式SFP/SFP+設計では、ケージの選択は電気的インターフェース以外にも重要です。EMIガスケット、保持力、耐振動性はケージメーカーによって異なります。ロック機構を備えた航空機規格のケージは、激しい機動を行うあらゆるUAVに適しています。ケージは、銅箔への熱伝導ビアを介してPCBに熱的に結合させる必要があり、空気中で対流させてはいけません。

はんだ付け式のTOSA/ROSA設計では、ケージの機械的な複雑さは解消されますが、設計者はレーザードライバとTIAへの電気インターフェースを直接定義する必要があります。利点は、3～6gの軽量化と、振動に対するケージの感度の低減です。これは、振動下でのコネクタの健全性が懸念されるプラットフォームにとって重要です。

10Gbpsにおける高速信号完全性

10 Gbps では、単位間隔は 100 ps です。差動ペア間に 15 ps の遅延非対称性を加えるビア遷移は、アイ開口を著しく劣化させます。1 Gbps では許容されるルーティング決定でも、10 Gbps ではリンクが不安定になり、25 Gbps ではリンクが断線する原因となります。光データリンク基板は、ドローン基板スタック全体の中で、信号完全性に関する規律を最も厳密に守らなければならない部分です。

差動インピーダンス制御： SFP/SFP+ホストインターフェースで100Ω±10%（IEEE 802.3要件）。これは、FR-4基板上では一般的に100µm幅の配線を100µm間隔で配置し、低損失材料ではより密な配線を行うことで実現されます。各層間の遷移には、各信号ビアから200µm以内に基準帰還ビアが必要です。

ビアスタブ管理：厚さ1.6mmを超える基板では、スタックアップ全体を貫通するビアによって信号層の下にスタブが形成され、10～20GHz帯で共振し、挿入損失ノッチや反射が発生します。バックドリル加工により、信号層から125μm以内の位置にスタブが除去されます。大量生産の場合、ブラインドビアまたは埋め込みビアを使用することで、設計上スタブが排除されます。ビアは接続が必要な層間にのみ存在します。バックドリル加工とブラインドビア／埋め込みビアのどちらを選択するかは、基板の厚さ、生産量、およびコスト許容度によって異なります。

レイヤー割り当て：高速差動ペアは、マイクロストリップではなくストリップライン層（基準面間の内側の層）に配線してください。ストリップラインは対称的な帰還電流分布を持ち、放射エミッションから遮蔽されています。10Gペアを電源プレーンに隣接して配線しないでください。プレーンが分割または電圧が変化する箇所でインピーダンスの不連続が生じ、反射が発生してアイパターンが開きます。

ACカップリング： SFP+の仕様では、ホスト側にACカップリングが必要とされており、0402パッケージの100nFコンデンサをSFP+パッドから5mm以内に配置します。低ESLコンデンサ（X5R/X7R誘電体を使用した標準的な多層セラミックコンデンサ）が必要です。このカップリングコンデンサは、レーザーバイアス電流がFPGA SerDesに流れ込むのを防ぐDCブロックとしても機能します。

FPGAベースの設計では、FPGA BGAファンアウト領域から出る差動ペアに特に注意が必要です。BGAビアフィールドは容量性負荷の不連続性を生み出します。設計者は、ビアフィールドを通過する配線（フィールドが疎な場合は許容範囲）か、ビアフィールドを迂回する配線（高密度アレイの場合は必須）のどちらかを選択する必要があります。いずれの場合も、BGAパッドからSFPケージパッドまでの各ペアのPトレースとNトレースの長さが50µm以内で一致している必要があります。マイクロビアを使用したHDI PCB方式は、ビアスタブに関する懸念を軽減しつつ、よりタイトなBGAファンアウトを実現します。

レーザー電源設計

推奨されるアーキテクチャは、スイッチングコンバータが中間バス（3.3Vまたは5V）を提供し、その後に各トランシーバ電圧レール専用の低ノイズLDOが続く構成です。100MHz～1GHzで高インピーダンスのフェライトビーズが、LDO入力とスイッチングコンバータ出力を分離します。LDO出力は、モジュール電源ピンから3mm以内に配置されたフィルタ（22μFバルクセラミック、100nFバイパス、100pF高周波デカップリング）を介してトランシーバに接続されます。

トランシーバーの電圧ドメイン：標準SFPモジュールは、最大1Aの3.3V電源を必要とします。SFP+モジュールは、内部ロジック用に3.3V電源と1.8V電源を別々に必要とする場合があります。2つの電源は、モジュールのデータシートに記載されている電源投入シーケンスに従って、ロジックをパワーアンプより先に供給する順序で供給する必要があります。シーケンスが正しくないと、レーザードライバが損傷します。シーケンスは、障害回復シナリオで信頼性が低いソフトウェア起動順序に依存するのではなく、ハードウェア（RC遅延回路または専用シーケンサIC）で実装されています。

グランド帰還電流は、電源電流と同様に注意を払う必要があります。レーザー駆動電流の帰還経路は、送信ICのグランド基準に直接接続された低インピーダンス接続でなければなりません。帰還経路にインダクタンスがあると、レーザー駆動の実効インピーダンスが増加し、変調帯域幅が低下します。配線されたグランドトレースではなく、レーザードライバの真下に複数のビアを介してグランドプレーンに接続されたソリッド銅ポリゴンを使用してください。

受信経路および光検出器フロントエンド

受信パスは、SFPケージのRD±ピン（またはROSAの電気出力）から始まり、FPGA SerDes RX差動入力で終わります。信号経路は、フォトディテクタ → TIA（トランスインピーダンスアンプ、モジュール内部）→ リミッティングアンプ → CDR → FPGA入力です。プラグイン可能なSFPアーキテクチャでは、TIAとリミッティングアンプはモジュール内部にあり、設計者はFPGAへのクリーンなAC結合差動パスを用意するだけで済みます。ROSAベースの設計では、TIAはPCB上の外部コンポーネントとなる場合があります。

一般的な SFP モジュールの受信感度は、最低で -22 dBm です。10G (SFP+) では、SR 光モジュールの標準値は -9.9 dBm です。光パワー バジェット (送信電力からすべての光損失 (ファイバー、コネクタ、スプライス) を差し引き、さらに最小受信感度を差し引いた値) がリンク マージンです。1 km のテザリング アプリケーションで、ファイバー損失が 0.4 dB/km、コネクタが 2 つあり、それぞれが 0.3 dB の場合、合計光損失は 2 dB 未満となり、一般的な SFP+ 光モジュールの 12 dB 以上のバジェットを十分に下回ります。

受信パスのPCBレイアウトでは、RD±トレースの差動スキューと容量負荷を最小限に抑える必要があります。PトレースとNトレースの間に非対称性があると、FPGA入力でタイミングスキューが発生し、アイ開口が劣化します。ペアの一方のトレースにビアやトポロジー変更を配置する際に、もう一方のトレースにそれに対応する変更を加えないようにしてください。FPGA SerDesのCDRはある程度のジッタを許容できますが、無制限ではありません。物理層は、動作温度範囲全体でCDRをロックするために、クリーンな信号を出力する必要があります。

DDM診断モニタリング

SFP/SFP+モジュールは、SFF-8472規格に準拠したデジタル診断モニタリング（DDM、デジタル光モニタリングまたはDOMとも呼ばれる）を実装しています。アドレス0x51のI2Cインターフェースは、レーザー送信電力（dBm）、受信光電力（dBm）、レーザーバイアス電流（mA）、モジュール温度（℃）、および供給電圧（V）のリアルタイム読み取り値を提供します。各パラメータには、ソフトウェアで設定可能なアラームおよび警告しきい値があります。

DDMデータは、現場での診断に役立つだけでなく、予知保全にも活用できます。送信電力が一定のままレーザーバイアス電流が上昇している場合は、レーザーの経年劣化（ドライバが効率低下を補償している）を示しています。送信電力が安定しているにもかかわらず受信光パワーが低下している場合は、ファイバーまたはコネクタの劣化を示しています。これらの傾向を飛行時間にわたって追跡することで、オペレーターは、リンクの状態が不安定な状態から完全に故障する前に、メンテナンスを計画することができます。

DDM用のI2Cバスは慎重に配線する必要があります。SFP+ケージのI2Cピンは3.3Vロジックです。FPGAまたはマイクロコントローラのI2Cが異なる電圧の場合は、レベル変換が必要です。バスには3.3Vへのプルアップ抵抗（通常4.7kΩ）が必要であり、モジュールが誤動作する原因となるグリッチを発生させる可能性のある他のデバイスとI2Cバスを共有してはいけません。グランド側のモニタリング機能は光ファイバーキャニスターPCB上で動作し、両端から同時にエンドツーエンドのリンク状態を可視化できます。

レイヤースタックとインピーダンス計画

十分な信号品質と電力分配を備えた10Gbps光データリンクボードの場合、最低でも6層スタックが必要です。高密度BGA配線、複数の電源ドメイン、またはアナログ回路とデジタル回路が同一場所に配置された設計では、8層スタックが推奨されます。

典型的な6層構成：第1層 - 上部コンポーネントおよびマイクロストリップ信号、第2層 - グランド基準面、第3層 - 高速ストリップラインペア（FPGAからSFPケージまで）、第4層 - 電源プレーン、第5層 - グランド、第6層 - 下部コンポーネントおよび二次信号。2つのグランドプレーン（L2とL5）は、L3上の高速信号の帰還経路を提供し、L4上の電力分配が信号層に上方へ放射されるのを防ぎます。

インピーダンス制御が必要な設計では、製造業者は各プリプレグ／コアペアの誘電率と厚さ、各層の目標インピーダンス、および許容誤差（ほとんどの光リンク用途では±10%、最も要求の厳しい用途では±5%）を把握しておく必要があります。製造基板のTDRテストにより、実際のインピーダンスが設計目標値と一致するかどうかが検証されます。一貫した製造を実現するには、計算された幅で配線を描くだけでなく、製造指示書に制御インピーダンスを明記する必要があります。

10 Gbps以上では、標準的なFR-4以外の材料選定が重要になります。FR-4（1 GHzで誘電率約4.2～4.5、低周波数では上昇）は周波数依存性の遅延を生じさせ、長尺配線ではエッジレートを低下させます。10 Gbpsで100 mmを超える長尺配線の場合、Isola 370HRやPanasonic Megtron 6などの低損失材料を使用することで挿入損失を低減できます。25 Gbpsでは、低損失材料は必須であり、選択肢ではありません。

熱管理

SFPモジュールは、種類とデータレートによって0.5～1.5Wの電力を消費します。SFP+モジュールは最大2.5Wの電力を消費します。空気の流れが限られた密閉型のUAV筐体内では、対流に頼るのではなく、この熱をPCBに伝導させ、さらに機体に伝達する必要があります。

SFPケージは、設計上、上面を通して熱伝導インターフェースを提供します。ケージの蓋とUAVハウジングの間には、柔軟性のある熱伝導性材料（TIM）が配置され、モジュールの熱をシャーシに直接伝導します。ケージとPCBのインターフェースには、ケージのフットプリントの下にグリッド状に配置された、直径0.3mm、ピッチ1mmの熱伝導ビアが使用されます。内層の銅箔は、ビアから熱を集め、基板の端やシャーシの取り付けポイントに到達する前に横方向に拡散させます。

はんだ付けされたTOSA/ROSAデバイスの場合、フットプリントが小さいため放熱が狭い領域に集中し、局所的な熱抵抗が増加します。はんだ付けされた光学部品の下にあるビアアレイは、これを補うために、より狭いピッチ（0.6 mm）とより大きな銅パッドを必要とします。接合部温度は、動作温度範囲全体にわたってデバイスの最大仕様と比較して検証する必要があります。海面高度での周囲温度と自己発熱の組み合わせにより、設計者の予想よりも早く限界に近づく可能性があります。

この基板においては、熱シミュレーションは妥当である。最大周囲温度における最大放熱時の基板全体の温度分布を示す2次元熱モデルの作成には数時間を要するが、これによりプログラム後半でのレイアウト修正作業を回避できる。熱に関する問題を発見するのに最適な時期は、環境適合性試験時ではなく、 PCB設計段階である。

製造、組み立て、およびテスト

10Gbpsの光データリンクボードでは、TDR検証によるインピーダンス制御が必須の製造要件です。製造業者は、各パネルから採取したサンプル上で実際の配線インピーダンスを測定し、インピーダンス制御を試みたという記述だけでなく、その測定結果を文書化して提出する必要があります。FR-4における許容誤差の累積範囲は、±10%まで達成可能ですが、±5%を実現するには、より高品質な材料と厳密なプロセス管理が必要です。

FPGAデバイス用BGAアセンブリには以下が必要です。

• ピッチに適したステンシル開口比を用いたはんだペースト印刷。通常、0.8 mmピッチのBGAでは、0.15 mmステンシル上で0.45 mmの開口径を使用する。
• BGAサプライヤーの仕様に合わせたリフロープロファイル。通常は150～170℃で昇温して保持し、その後保持してから240～250℃でピークに達するまで昇温する。
• すべてのBGA接合部をX線検査し、リフローを確認し、ブリッジングやボイドを検出します。
• 地下空隙を検出するためのクラス3用途向け音響顕微鏡

SFPケージの組み立てでは、リフロー前にケージの平面性を確認する必要があります。PCB上でケージがぐらつくと、すべてのグランドピンが確実に半田付けされず、EMIガスケットに共振が発生します。ケージ保持クリップは、指定された挿入力と引き抜き力でモジュールにしっかりと固定されている必要があります。起動時の取り扱いで摩耗したケージは、最終組み立て前に交換する必要があります。

光データリンクボードの機能テスト：ファイバーループバック（TX出力→リンクバジェットをシミュレートするように設定された減衰器→RX入力）を接続し、ラインレートでPRBSパターンを適用し、統計的に有効な区間でBERを測定します。リンクバジェットを超えて3dBの追加減衰を行った状態でBERが1×10⁻¹²未満であれば、十分なマージンが確保されていることが確認できます。Highleapは、完全なドキュメントトレーサビリティを備えた光データリンクボード向けに、インピーダンス制御による製造と精密な組み立てを提供しています。

プラットフォーム固有の設計バリエーション

商用監視用テザー： 10GbpsのSFP+、現場での保守性を考慮したプラグイン式、バックドリル加工対応の標準FR-4基板、6層スタック、マイクロコントローラによるDDMモニタリング。このカテゴリの光ファイバードローン回路基板は、市販のSFP+光モジュールと標準ケージアセンブリで十分に対応できます。

光ファイバー誘導型使い捨てプラットフォーム： TOSA/ROSAはんだ付け、単回使用信頼性認定（機能テストとバーンイン、コンフォーマルコーティング不要）、コスト最適化された層数。光ファイバー誘導型UAV制御PCBは、再利用可能なプラットフォームに必要な継続的な診断監視なしに、光データリンクボードがミッション開始から終了まで（通常30～90分）確実に動作することを要求する。

防衛ISRプラットフォーム：ポリイミド基板、IPCクラス3アセンブリ、コンフォーマルコーティング、MIL-STD-810環境認証、サプライチェーン独立のためのカスタムトランシーバーの可能性あり。このカテゴリの詳細な要件は、軍用ファイバードローンPCBのコンテキストに記載されています。

FPVレース/近距離： 1Gbps SFPで十分、軽量設計を優先、テザーが短いため光損失が少なく、マルチモードファイバーと850nm VCSELトランシーバー（低コスト、高出力、波長依存性の低さ）の使用が可能。光ファイバーFPVドローンPCBは、このカテゴリーの設計思想を体現しています。

すべてのバリエーションにおいて、光データリンクボードはテザーケーブルを介して光ファイバーテザースプール基板と相互作用します。スプール基板の張力と供給管理は、ファイバーの完全性に直接影響し、ひいてはデータリンクボードが対応しなければならない光パワーバジェットに影響を与えます。

FAQ

現在のUAV光ファイバーテザリングシステムにおける一般的なデータ転送速度はどのくらいですか？
展開されている商用システムでは、通常1Gbps（SFP）または10Gbps（SFP+）が使用されます。複数の非圧縮ストリームを伝送するマルチカメラ4K監視ドローンには、最低10Gbpsが必要です。高度なプログラムでは、QSFP28またはカスタムVCSELアレイインターフェースを使用して、レーンあたり25Gbpsに移行しています。従来のテザリングシステムは100～400Mbpsを使用していましたが、新しい設計のほとんどは、利用可能なコンポーネントエコシステムを活用して、これらの速度をスキップし、1Gまたは10G規格を採用しています。

このボードは複数のビデオストリームを同時に処理できますか？
はい、FPGAはストリームを多重化して光チャネルに送ります。非圧縮の1080p60ストリーム3本は約9Gbpsの帯域幅を必要としますが、10Gbpsのリンクに余裕を持って収まります。4K30ストリーム3本の場合は圧縮するか、25Gbpsに帯域幅を拡張する必要があります。ストリーム集約におけるFPGAの役割は、光データリンクボードの物理層機能とは別ですが、FPGAと光トランシーバーは同じボード上にあり、レイアウトが相互に作用します。

特定のボード設計において、テザーケーブルの最大長は何によって決まるのでしょうか？
光リンクバジェット：送信電力（標準的なSFP+ -1～+3 dBm）からコネクタ損失（各0.3～0.5 dB）を差し引き、ファイバー減衰（1310 nmで0.35 dB/km）を差し引き、受信感度（SFP+ SRで標準-9.9 dBm、LRで-20 dBm）を差し引いた値。送信-3 dBm、受信感度-20 dBmの1310 nm LR SFP+では、17 dBのバジェットが得られ、40 kmを超えるファイバー損失をサポートできるため、実用的なテザーアプリケーションをはるかに超えています。テザーの長さ制限のほとんどは、光学的制限ではなく、機械的制限（ファイバーの重量とスプール容量）です。

振動は光学インターフェースにどのような影響を与えるのか？
プラグイン式SFPケージは、2つのメカニズムにより振動に敏感です。保持ラッチが正しくかみ合っていないとモジュールがケージ内で緩む可能性があり、また、長時間の振動によってケージとPCBのはんだ接合部が疲労する可能性があります。航空機規格のケージは、これらの両方の問題に対処しています。より強力な保持機構と、より太いグランドピンアレイを備えているためです。大きな振動試験を受ける設計では、標準的な市販のケージアセンブリではなく、部品表に航空機規格のケージを指定することをお勧めします。

お見積もりのご依頼