Podstawowy przewodnik projektowania integralności zasilania PCB

Problemy z integralnością zasilania (PI) są przyczyną znacznej części awarii szybkich płytek PCB – od błędów logicznych i naruszeń synchronizacji po całkowitą niestabilność systemu. W przeciwieństwie do widocznych defektów routingu, problemy z integralnością zasilania (PI) są niewidoczne do momentu włączenia zasilania płytki, co sprawia, że ​​proaktywna dyscyplina projektowa jest niezbędna.

Niniejszy przewodnik obejmuje kompletne ramy projektowania integralności zasilania PCB. Szczegółowe omówienie poszczególnych podtematów można znaleźć w naszych dedykowanych przewodnikach dotyczących projektowania sieci dystrybucji zasilania PCB , rozmieszczania kondensatorów odsprzęgających , technik projektowania płaszczyzn zasilania , redukcji SSN oraz projektowania wielowarstwowych płaszczyzn zasilania i uziemienia.

1) Czym jest integralność zasilania PCB i dlaczego jest ważna

Integralność zasilania odnosi się do jakości zasilania prądem stałym i przemiennym dostarczanym do każdego elementu na płytce drukowanej. Płytka o dobrej integralności zasilania utrzymuje stabilne napięcie na pinach zasilania każdego układu scalonego w pełnym zakresie częstotliwości roboczych, z minimalnym szumem, tętnieniem i odchyleniem przejściowym.

Niska integralność zasilania objawia się:

• Spadek napięcia: Napięcie zasilania spada poniżej specyfikacji podczas przełączania przy dużym natężeniu prądu, powodując błędy logiczne lub warunki resetowania
• Przekroczenie napięcia: Odbicie indukcyjne powoduje skoki napięcia przekraczające maksymalne wartości znamionowe komponentów
• Sprzężenie szumów szyny zasilającej: Szum na jednej szynie przenika do wrażliwych obwodów analogowych lub RF poprzez wspólne płaszczyzny lub niewystarczające odsprzęganie
• Emisje EMI: Niekontrolowane prądy przełączające generują emisje promieniowane i przewodzone, które nie spełniają wymagań testów zgodności FCC/CE

Integralność zasilania a integralność sygnału

Integralność sygnału (SI) i integralność mocy (PI) to powiązane ze sobą dyscypliny, które zajmują się różnymi problemami:

 

Szczegółowe wskazówki dotyczące strony sygnałowej można znaleźć w naszym poradniku dotyczącym integralności sygnału w płytkach PCB o wysokiej częstotliwości.

2) Podstawy sieci dystrybucji energii (PDN)

Sieć dystrybucji zasilania to kompletna ścieżka elektryczna od wyjścia modułu regulatora napięcia (VRM) przez płaszczyzny, przelotki i obudowę do układu scalonego. Każdy element w tej ścieżce generuje impedancję, którą należy kontrolować.

Obliczanie impedancji docelowej

Z_cel = V_{dozwolone_falowanie} / I_szczyt
Przykład: szyna 1.0 V · tętnienie 3% (30 mV) · szczyt 20 A → Z_cel = 1.5 mΩ

 

Aby zapoznać się z pełną analizą impedancji PDN, doborem VRM, doborem wielkości kondensatorów i metodami symulacji PDN, zapoznaj się z naszym poradnikiem projektowania sieci dystrybucji mocy PCB.

Zasady umieszczania VRM

• Umieść VRM w odległości 50 mm od głównego układu scalonego obciążenia
• Stosuj szerokie, krótkie połączenia miedziane od wyjścia VRM do płaszczyzny zasilania — unikaj prowadzenia przewodów przez przelotki
• Każde przejście między wyjściem VRM a płaszczyzną dodaje około 0.5–1 nH indukcyjności
• Umieść kondensatory masowe między VRM a obciążeniem, a nie tylko w pobliżu wyjścia VRM

3) Projekt płaszczyzny zasilania i płaszczyzny uziemienia

Konstrukcja płaszczyzny stanowi szkielet strukturalny integralności zasilania. Prawidłowo zaprojektowane płaszczyzny zapewniają ścieżki powrotu prądu o niskiej indukcyjności, wrodzoną rozproszoną pojemność oraz ekranowanie warstw sygnałowych.

 

Zasada podstawowa: zawsze umieszczaj płaszczyznę GND bezpośrednio obok każdej płaszczyzny PWR. Ścisła separacja dielektryczna tworzy rozproszoną pojemność, zapewniając odsprzęganie wysokoczęstotliwościowe bez konieczności stosowania kondensatorów dyskretnych. Szczegółowe konfiguracje stosu 4-, 6-, 8- i 12-warstwowego można znaleźć w naszym poradniku projektowania wielowarstwowych płaszczyzn zasilania i masy PCB.

Zasady podziału płaszczyzny zasilania

• Zachowaj odstęp co najmniej 20 mil (0.5 mm) między sąsiadującymi podziałami płaszczyzny zasilania
• Nigdy nie kieruj sygnału o dużej prędkości przez podział płaszczyzny – prąd powrotny tworzy promieniującą antenę pętlową
• Jeśli to możliwe, użyj pełnej, niepodzielonej płaszczyzny GND jako odniesienia dla wszystkich warstw sygnału.
• W przypadku nieuniknionych skrzyżowań rozdzielonych należy umieścić kondensator łączący 100 nF bezpośrednio w punkcie skrzyżowania

4) Strategia kondensatora odsprzęgającego

Kondensatory odsprzęgające kontrolują impedancję PDN o średniej częstotliwości, dostarczając natychmiastowy ładunek do układów scalonych podczas przełączania, zapobiegając spadkom napięcia na szynie zasilania.

Szczegółowe zasady rozmieszczania według typu obudowy układu scalonego (BGA, QFN, SOIC), konfiguracji projektu i optymalizacji geometrii padów można znaleźć w naszym poradniku dotyczącym rozmieszczania kondensatorów odsprzęgających PCB.

Zasady umieszczania w skrócie

• Umieść najmniejsze (o najwyższym SRF) kondensatory najbliżej pinów zasilania układu scalonego
• Użyj przelotki w podkładce dla kondensatorów przeznaczonych do częstotliwości powyżej 100 MHz — zmniejsza to L_uchwyt o 0.5–2 nH
• Rozłóż kondensatory na całym obwodzie układu scalonego, a nie w jednej linii
• Stosuj podkładki z bezpośrednim połączeniem (bez szprych odciążających termicznie) na połączeniach płaszczyzny zasilania

5) Jednoczesna kontrola szumu przełączania (SSN)

Jednoczesny szum przełączania (SSN) – zwany również szumem odbicia od ziemi lub szumem delta-I – występuje, gdy wiele sterowników wyjściowych przełącza się jednocześnie. Łączna zmiana prądu (N × dI/dt) przez wspólną indukcyjność zasilania generuje szum napięciowy zarówno na szynie zasilania, jak i na szynie uziemienia:

V_SSN =L_Dostawa × N × (dI/dt)_{na wyjście}
Przykład: 32 wyjścia przełączające się z prędkością 40 mA/ns przy indukcyjności zasilania 1.3 nH → V_SSN ≈ 1.7 V szczyt

Informacje na temat czynników na poziomie urządzenia wpływających na szum przy jednoczesnym przełączaniu, w tym indukcyjności obudowy i obciążenia wyjściowego, można znaleźć w raporcie aplikacyjnym TI dotyczącym wydajności jednoczesnego przełączania . Zastosuj wskazówki do wybranych urządzeń i warunków na płytce.

6) Integralność zasilania a integralność sygnału: kluczowe interakcje

Zakłócenie bieżącej ścieżki powrotu

Każdy prąd sygnałowy ma prąd powrotny płynący w płaszczyźnie GND bezpośrednio pod ścieżką sygnału. Przerwy w płaszczyźnie GND, rozszczepienia lub przeszkodowe przelotki wymuszają na prądzie powrotnym omijanie przeszkody, tworząc dużą pętlę prądową. Powoduje to degradację zarówno PI (zwiększona indukcyjność PDN), jak i SI (zwiększone zakłócenia elektromagnetyczne i przesłuchy).

Sprzęganie szumów szyny zasilającej z obwodami sygnałowymi

Szum na szynie zasilającej przenika do obwodów sygnałowych poprzez: (1) ograniczenia współczynnika tłumienia zasilania układu scalonego (PSRR) — każdy dB zapasu zużywanego przez szum zasilania pojawia się na wyjściu sygnału układu scalonego; (2) wspólną impedancję płaszczyzny GND — przejściowe prądy szyny zasilającej powodują spadki napięcia na rezystancji płaszczyzny GND, które pojawiają się jako szum trybu wspólnego na ścieżkach sygnałowych.

Poprzez zszywanie w celu zapewnienia ciągłości odniesienia

Gdy warstwy sygnałowe przechodzą między płaszczyznami odniesienia, przelotki łączące umieszczone obok przelotki sygnałowej zachowują ciągłość ścieżki powrotnej i zapobiegają nieciągłości impedancji. Szczegóły dotyczące implementacji można znaleźć w naszym przewodniku dotyczącym wylewania miedzi i łączenia przelotek .

7) Lista kontrolna integralności zasilania PCB przed produkcją

Ta 7-etapowa lista kontrolna obejmuje najczęstsze rodzaje awarii PI identyfikowane podczas debugowania po montażu układu scalonego. Przed przesłaniem plików Gerber do produkcji należy wykonać wszystkie kroki krytyczne.

Uzyskaj bezpłatną recenzję projektu PDN

8) Często zadawane pytania

Jaka jest różnica między integralnością zasilania a integralnością sygnału w projektowaniu PCB?

Integralność sygnału (SI) koncentruje się na jakości sygnałów danych przesyłanych między komponentami – mierząc rozwarcie diagramu oka, jitter i przesłuchy na ścieżkach wejścia/wyjścia. Integralność zasilania (PI) koncentruje się na jakości napięcia zasilania stałego dostarczanego do pinów zasilania komponentu – mierząc impedancję PDN, spadek napięcia i tętnienia. Obie dyscypliny są ze sobą powiązane i muszą być projektowane razem, aby zapewnić niezawodną pracę szybkich płytek PCB.

Czym jest impedancja docelowa i jak ją obliczyć?

Impedancja docelowa to maksymalna dopuszczalna impedancja PDN dla dowolnej częstotliwości, aby utrzymać szum szyny zasilającej w ramach budżetu. Oblicz ją jako: Z _target = V _{ripple_allowed} / I _peak . Dla szyny 1.0 V z tętnieniem 3% (30 mV) i prądem szczytowym 20 A: Z _target = 1.5 mΩ. Ta wartość docelowa musi być płaska od prądu stałego w całym paśmie najszybszego sygnału przejściowego – często kilkuset MHz dla nowoczesnych procesorów.

Ile kondensatorów odsprzęgających potrzebuję na każdy układ scalony?

Oblicz _{docelową wartość} Z dla każdej szyny zasilania, a następnie dobierz typy i ilości kondensatorów, aby utrzymać impedancję poniżej tej wartości docelowej w całym zakresie częstotliwości. Zawsze używaj co najmniej 3 dekad wartości kondensatora na szynę (np. 10 µF, 100 nF, 10 nF), aby uniknąć różnic impedancji między zakresami częstotliwości. Punkt wyjścia: jeden kondensator MLCC 100 nF i jeden 10 nF 0402 na parę pinów zasilania, zweryfikowane symulacją PDN.

Czy płytka PCB 4-warstwowa zapewnia odpowiednią integralność zasilania dla pamięci DDR4?

Tak, przy starannym zaprojektowaniu. Płytka 4-warstwowa (sygnał / masa / zasilanie / sygnał) może obsługiwać pamięć DDR4 z szybkością 3200 MT/s, jeśli odstęp między płaszczyznami GND i PWR wynosi 4 mil lub mniej, odpowiednie odsprzęgnięcie znajduje się w odległości 5 mm od pinów zasilania pamięci DRAM, a moduł VRM znajduje się blisko macierzy pamięci. Pamięć DDR5 zazwyczaj korzysta z układów 6-warstwowych lub wyższych ze względu na ciaśniejsze docelowe wartości impedancji PDN.

Czy przelotka w padzie może poprawić integralność zasilania kondensatorów odsprzęgających?

Tak. Przelotka w polu eliminuje indukcyjność resztkową ścieżki między polem kondensatora a przelotką, zmniejszając indukcyjność montażową o 0.5–2 nH. Kondensator MLCC 0402 o pojemności 100 nF osiąga częstotliwość SRF 65–90 MHz z przelotką w polu w porównaniu z 40–65 MHz z przelotką sąsiadującą. Przelotka w polu zwiększa koszt produkcji PCB o około 15–25% i wymaga wypełnionych, planaryzowanych przelotek. Wymagania produkcyjne można znaleźć w naszym przewodniku po przelotkach w polu .

Firma Highleap Electronics wspiera projektowanie PCB pod kątem integralności zasilania, od wyboru stosu, aż po produkcję. Nasz zespół inżynierów oferuje bezpłatne przeglądy projektów PDN dla kwalifikowanych projektów, identyfikując problemy z integralnością zasilania przed produkcją. Skontaktuj się z nami , aby omówić swoje wymagania dotyczące szybkich płytek PCB.