แพ็คเกจ IC: คู่มือทางเทคนิคฉบับสมบูรณ์

1. บทนำ

แพ็คเกจ IC ทำหน้าที่เป็นส่วนเชื่อมต่อที่สำคัญระหว่างชิปเซมิคอนดักเตอร์และระบบอิเล็กทรอนิกส์ มันทำหน้าที่สำคัญหลายอย่าง เช่น การเชื่อมต่อทางไฟฟ้า การป้องกันทางกล การระบายความร้อน และการป้องกันจากสภาพแวดล้อม เนื่องจากอุปกรณ์อิเล็กทรอนิกส์ต้องการประสิทธิภาพที่สูงขึ้น ความหนาแน่นของอินพุต/เอาต์พุตที่มากขึ้น และการจัดการความร้อนที่ดีขึ้น ความสำคัญของเทคโนโลยีแพ็คเกจ IC จึงเพิ่มขึ้นอย่างต่อเนื่อง

แนวโน้มอุตสาหกรรมในปัจจุบัน ซึ่งขับเคลื่อนโดยการสื่อสาร 5G, ภาระงานด้านปัญญาประดิษฐ์ และอุปกรณ์อิเล็กทรอนิกส์สำหรับผู้บริโภคที่มีขนาดกะทัดรัดมากขึ้น กำลังผลักดันการออกแบบแพ็คเกจ IC ไปสู่ระดับการรวมวงจรที่สูงขึ้นและสถาปัตยกรรมที่ซับซ้อนยิ่งขึ้น คู่มือนี้จะตรวจสอบพื้นฐานของแพ็คเกจ IC ระบบการจำแนกประเภท วัสดุ ข้อควรพิจารณาในการออกแบบ และกระบวนการผลิต

2. แพ็คเกจ IC คืออะไร?

2.1 คำจำกัดความพื้นฐานของแพ็คเกจ IC

แพ็คเกจไอซีคือโครงสร้างที่ห่อหุ้มชิ้นส่วนเซมิคอนดักเตอร์ ทำให้สามารถนำไปประกอบเข้ากับระบบอิเล็กทรอนิกส์ขนาดใหญ่ได้ แพ็คเกจประกอบด้วยส่วนประกอบสำคัญหลายอย่าง ได้แก่ ชิ้นส่วนเซมิคอนดักเตอร์ (ซึ่งมีวงจรทำงานอยู่) เฟรมตะกั่วหรือแผ่นรองรับสำหรับเดินสายไฟฟ้า โครงสร้างเชื่อมต่อ (ลวดเชื่อมหรือปุ่มเชื่อมต่อ) สำหรับการเชื่อมต่อระหว่างชิ้นส่วนกับแพ็คเกจ และสารประกอบขึ้นรูปหรือสารห่อหุ้มเพื่อป้องกัน

ตัวชิปเองเป็นส่วนประกอบซิลิคอนที่ใช้งานได้จริง ในขณะที่ตัวบรรจุภัณฑ์ของไอซีจะเปลี่ยนชิปที่บอบบางนี้ให้กลายเป็นหน่วยที่แข็งแรง ทนทาน และสามารถบัดกรีได้ เหมาะสำหรับการประกอบบนแผงวงจรพิมพ์ (PCB)ความแตกต่างนี้มีความสำคัญอย่างยิ่ง เพราะตัวบรรจุภัณฑ์เป็นตัวกำหนดว่าชิปจะเชื่อมต่อกับโลกภายนอกอย่างไร

2.2 หน้าที่หลักของแพ็คเกจไอซี

การต่อสายไฟฟ้า

แพ็คเกจไอซีสร้างเส้นทางไฟฟ้าที่เชื่อถือได้ระหว่างแผ่นเชื่อมต่อของชิปและจุดเชื่อมต่อภายนอกของระบบ ซึ่งรวมถึงการจ่ายพลังงาน การเชื่อมต่อกราวด์ และการกำหนดเส้นทางสัญญาณ คุณภาพของการเชื่อมต่อส่งผลโดยตรงต่อความสมบูรณ์ของสัญญาณ โดยเฉพาะอย่างยิ่งในแอปพลิเคชันความเร็วสูงที่ค่าความเหนี่ยวนำและค่าความจุปรสิตกลายเป็นปัจจัยสำคัญ

การป้องกันทางกล

ชิ้นส่วนเซมิคอนดักเตอร์นั้นเปราะบางและเสียหายได้ง่ายจากแรงกระแทก บรรจุภัณฑ์ไอซีจึงทำหน้าที่เป็นโครงสร้างค้ำจุน ปกป้องชิ้นส่วนจากแรงกระแทกทางกายภาพระหว่างการประกอบ การขนส่ง และการใช้งาน การป้องกันนี้ยังรวมถึงความต้านทานต่อการสั่นสะเทือนและการดูดซับแรงกระแทกในงานที่ต้องการความทนทานสูงด้วย

การกระจายความร้อน

ความร้อนที่เกิดจากวงจรไฟฟ้าจะต้องถูกระบายออกจากชิปอย่างมีประสิทธิภาพเพื่อรักษาประสิทธิภาพและความน่าเชื่อถือ การออกแบบแพ็คเกจไอซีจึงรวมเอาเส้นทางระบายความร้อนไว้ด้วย เช่น แผ่นระบายความร้อน รูระบายความร้อน และแผ่นสัมผัสที่เปิดโล่ง เพื่อช่วยในการถ่ายเทความร้อนไปยังแผงวงจรพิมพ์หรือแผ่นระบายความร้อนภายนอก

การสนับสนุนความสมบูรณ์ของสัญญาณ

การใช้งานความถี่สูงและความเร็วสูงจำเป็นต้องมีการจัดการเส้นทางสัญญาณภายในแพ็คเกจไอซีอย่างระมัดระวัง ค่าพาราสิติกของแพ็คเกจ (ความเหนี่ยวนำ ความจุ ความต้านทาน) ต้องลดลงและควบคุมให้อยู่ในระดับต่ำที่สุด เพื่อรักษาคุณภาพของสัญญาณ ลดการรบกวนข้ามช่องสัญญาณ และรองรับอัตราการส่งข้อมูลตามเป้าหมาย

การบูรณาการระดับระบบ

สถาปัตยกรรมแพ็คเกจ IC สมัยใหม่รองรับการรวมชิปหลายตัวเข้าด้วยกันมากขึ้นเรื่อย ๆ ผ่านวิธีการ System-in-Package (SiP), Package-on-Package (PoP) และการวางซ้อนแบบ 3 มิติ การกำหนดค่าเหล่านี้ช่วยให้สามารถรวมเทคโนโลยีการผลิตและประเภทอุปกรณ์ที่แตกต่างกันเข้าไว้ด้วยกันภายในแพ็คเกจเดียวได้

2.3 วิธีการจำแนกประเภทบรรจุภัณฑ์ IC

โดยการกำหนดค่าผู้นำ

แพ็คเกจ IC แบ่งประเภทตามการจัดเรียงขาภายนอก ได้แก่ แบบรูทะลุ (DIP), แบบปีกนก (QFP, SOP), แบบขา J (PLCC) และแบบอาร์เรย์พื้นที่ (BGA, LGA) แต่ละแบบมีข้อดีข้อเสียที่แตกต่างกันในแง่ของความหนาแน่นของ I/O ความซับซ้อนของการเดินสายบน PCB และข้อกำหนดในการผลิต

โดยวิธีการเชื่อมต่อ

การเชื่อมต่อระหว่างชิปกับบรรจุภัณฑ์กำหนดแกนการจำแนกประเภทอีกแกนหนึ่ง ได้แก่ การเชื่อมต่อด้วยลวด (ลวดทองคำ ทองแดง หรือเงิน) ฟลิปชิป (การบัดกรีหรือเสาทองแดง) และวิธีการที่ใช้ชั้นกระจายสัญญาณ (บรรจุภัณฑ์ระดับเวเฟอร์แบบ fan-in และ fan-out) วิธีการเหล่านี้แตกต่างกันในด้านประสิทธิภาพทางไฟฟ้า คุณลักษณะทางความร้อน และโครงสร้างต้นทุน

โดยมิติโครงสร้าง

การจำแนกตามมิติจะแบ่งสถาปัตยกรรมของแพ็คเกจไอซีออกเป็น 2 มิติ (ชิปเดี่ยว, ระนาบ), 2.5 มิติ (ใช้ซิลิคอนเป็นตัวกลาง) และ 3 มิติ (เรียงซ้อนในแนวตั้ง) แนวทางที่มีมิติสูงกว่าจะช่วยให้มีความหนาแน่นในการรวมวงจรมากขึ้น แต่ก็ทำให้กระบวนการผลิตซับซ้อนขึ้นและมีปัญหาในการออกแบบมากขึ้นด้วย

3. ประเภทหลักของแพ็คเกจ IC

3.1 ประเภทบรรจุภัณฑ์ IC แบบดั้งเดิม

DIP (แพ็คเกจอินไลน์คู่)

การขอ แพ็คเกจดูอัลอินไลน์ แพ็คเกจ DIP มีลักษณะเป็นแถวขาแบบทะลุสองแถวขนานกัน ยื่นออกมาจากตัวเรือนพลาสติกหรือเซรามิกรูปสี่เหลี่ยมผืนผ้า แพ็คเกจ DIP ยังคงแพร่หลายในงานสร้างต้นแบบ การใช้งานด้านการศึกษา และระบบที่ต้องการการเสียบชิ้นส่วนด้วยตนเอง ข้อจำกัด ได้แก่ ความหนาแน่นของ I/O ต่ำ และขนาดที่ใหญ่ ทำให้การใช้งานในงานออกแบบที่มีความหนาแน่นสูงในปัจจุบันมีข้อจำกัด

SOP / SOIC / TSOP

แพ็คเกจแบบโครงร่างขนาดเล็ก (SOP, SOIC, TSOP) คือวิวัฒนาการของแนวคิด DIP สำหรับการติดตั้งบนพื้นผิว แพ็คเกจ IC เหล่านี้มีขาแบบปีกนกที่เหมาะสมสำหรับการประกอบ SMT แบบอัตโนมัติ ทำให้มีความหนาแน่นในระดับบอร์ดสูงกว่าแบบเจาะรู แพ็คเกจ TSOP ที่มีโปรไฟล์บางกว่านั้นพบได้ทั่วไปในแอปพลิเคชันหน่วยความจำที่ข้อจำกัดด้านความสูงมีความสำคัญ

QFP (แพ็คเกจ Quad Flat)

แพ็คเกจแบบแบนสี่ด้าน การขยายขาเชื่อมต่อออกไปทั้งสี่ด้านจะช่วยเพิ่มจำนวนพอร์ตอินพุต/เอาต์พุต (I/O) ได้อย่างมาก แพ็คเกจ QFP รองรับจำนวนขาเชื่อมต่อตั้งแต่ 32 ถึงมากกว่า 300 ขา โดยมีระยะห่างระหว่างขาเชื่อมต่อละเอียดถึง 0.4 มม. อย่างไรก็ตาม การประกอบแพ็คเกจ QFP ที่มีระยะห่างระหว่างขาเชื่อมต่อละเอียดนั้น จำเป็นต้องใช้อุปกรณ์วางตำแหน่งที่แม่นยำและกระบวนการรีโฟลว์ที่ควบคุมได้ เพื่อป้องกันข้อบกพร่องจากการเชื่อมต่อผิดพลาดและการบิดเบี้ยวของชิ้นส่วน

3.2 รูปแบบต่างๆ ของแพ็คเกจไอซีความหนาแน่นสูง

BGA (อาร์เรย์บอลกริด)

แพ็คเกจ Ball Grid Array ใช้เม็ดบัดกรีจำนวนมากเรียงตัวอยู่ด้านล่างของตัวแพ็กเกจเพื่อการเชื่อมต่อทางไฟฟ้า โครงสร้างแพ็กเกจไอซีแบบนี้ให้ความหนาแน่นของ I/O ที่เหนือกว่า การระบายความร้อนที่ดีขึ้นผ่านทางเม็ดบัดกรี และเส้นทางไฟฟ้าที่สั้นกว่าเมื่อเทียบกับแพ็กเกจแบบมีขาต่อรอบข้าง รูปแบบทั่วไป ได้แก่ FBGA (fine-pitch), LBGA (low-profile) และรูปแบบเฉพาะสำหรับการใช้งานต่างๆ อีกมากมาย

CSP (แพ็คเกจสเกลชิป)

แพ็คเกจขนาดชิป (Chip Scale Packages หรือ CSP) มีขนาดพื้นที่แพ็คเกจไม่เกิน 120% ของพื้นที่ได (die area) ซึ่งช่วยลดการใช้พื้นที่บนแผงวงจรพิมพ์ (PCB) เทคโนโลยี CSP ผสานรวมวิธีการบรรจุภัณฑ์แบบดั้งเดิมและวิธีการระดับเวเฟอร์เข้าด้วยกัน ทำให้ได้ประสิทธิภาพทางไฟฟ้าที่ยอดเยี่ยมพร้อมลดองค์ประกอบปรสิต ข้อจำกัดในการออกแบบ ได้แก่ ความสามารถในการกระจายกระแสไฟฟ้าที่จำกัด และข้อควรพิจารณาด้านการจัดการความร้อนสำหรับแอปพลิเคชันกำลังสูง

3.3 เทคโนโลยีบรรจุภัณฑ์ไอซีขั้นสูง

บรรจุภัณฑ์แบบฟลิปชิป

แพ็คเกจไอซีแบบฟลิปชิปจะวางชิปคว่ำหน้าลง โดยเชื่อมต่อโดยตรงกับแผ่นรองรับผ่านทางปุ่มบัดกรีหรือเสาทองแดง วิธีนี้ช่วยขจัดความเหนี่ยวนำของสายเชื่อมต่อ ลดความยาวของเส้นทางสัญญาณ และช่วยให้การกระจายพลังงานสม่ำเสมอ ประสิทธิภาพทางไฟฟ้าและความร้อนที่เหนือกว่าของฟลิปชิปทำให้เป็นตัวเลือกที่เหมาะสมสำหรับโปรเซสเซอร์ประสิทธิภาพสูง การ์ดจอ และอุปกรณ์ RF

บรรจุภัณฑ์แบบ Fan-In เทียบกับ Fan-Out

แพ็คเกจระดับเวเฟอร์แบบ Fan-In (WLP) จำกัดชั้นการกระจายสัญญาณไว้ภายในพื้นที่ของชิป เหมาะสำหรับอุปกรณ์ที่มีจำนวน I/O ต่ำ เทคโนโลยีแพ็คเกจระดับเวเฟอร์แบบ Fan-Out (FOWLP) เช่น eWLB และ InFO ขยายพื้นที่การกระจายสัญญาณออกไปนอกขอบเขตของชิป รองรับความหนาแน่นของ I/O ที่สูงขึ้นโดยไม่ต้องใช้สารตั้งต้นอินทรีย์ แนวทางการออกแบบแพ็คเกจ IC เหล่านี้โดดเด่นในแอปพลิเคชันมือถือและแอปพลิเคชันความถี่สูงที่ต้องการขนาดเล็กที่สุด

สถาปัตยกรรมแพ็คเกจไอซี 2.5 มิติและ 3 มิติ

แพ็คเกจ IC 2.5D ขั้นสูงใช้ตัวเชื่อมต่อซิลิคอนที่มีรูทะลุผ่านซิลิคอน (TSV) เพื่อเชื่อมต่อชิปหลายตัวในแนวนอน แพ็คเกจ 3D จะวางซ้อนชิปในแนวตั้งโดยมีการเชื่อมต่อ TSV ระหว่างชั้น สถาปัตยกรรมเหล่านี้ช่วยให้สามารถรวมหน่วยความจำแบนด์วิดท์สูง (HBM) และการประกอบชิปเล็ตแบบเฮเทอโรจีนัส ซึ่งมีความสำคัญอย่างยิ่งสำหรับตัวเร่งความเร็ว AI และ แอปพลิเคชันการประมวลผลประสิทธิภาพสูง.

สรุปวิวัฒนาการของแพ็คเกจ IC

การพัฒนาจากสถาปัตยกรรม DIP ผ่าน QFP, BGA, flip-chip, fan-out ไปจนถึงสถาปัตยกรรม 3 มิติ สะท้อนให้เห็นถึงความพยายามอย่างต่อเนื่องของอุตสาหกรรมในการเพิ่มความหนาแน่นของการรวมวงจร ปรับปรุงประสิทธิภาพทางไฟฟ้า และแก้ไขปัญหาด้านความร้อน เทคโนโลยีบรรจุภัณฑ์ IC แต่ละรุ่นสร้างขึ้นจากนวัตกรรมก่อนหน้า พร้อมทั้งนำเสนอความสามารถใหม่ๆ เพื่อตอบสนองความต้องการใช้งานที่เกิดขึ้นใหม่

4. วัสดุบรรจุภัณฑ์และโครงสร้างกระบวนการผลิตไอซี

4.1 วัสดุพื้นผิวสำหรับบรรจุภัณฑ์ไอซี

วัสดุรองรับเรซิน BT

แผ่นรองพื้นเรซินบิสมาเลอิไมด์-ไตรอะซีน (BT) มีเสถียรภาพทางมิติที่ดีเยี่ยม ดูดซับความชื้นต่ำ และมีคุณสมบัติทางไฟฟ้าที่เชื่อถือได้ แผ่นรองพื้นบรรจุภัณฑ์ IC ที่ใช้ BT เป็นส่วนประกอบหลักนั้นถูกนำมาใช้กันอย่างแพร่หลายในอุปกรณ์พกพา อุปกรณ์อิเล็กทรอนิกส์สำหรับผู้บริโภค และแอปพลิเคชัน BGA มาตรฐาน ซึ่งความสมดุลระหว่างต้นทุนและประสิทธิภาพเป็นสิ่งสำคัญ

ABF (Ajinomoto Build-up Film)

เทคโนโลยี ABF ช่วยให้สามารถกำหนดเส้นทางการเดินสายด้วยเส้นละเอียด/ช่องว่างละเอียด ซึ่งจำเป็นสำหรับพื้นผิวบรรจุภัณฑ์ IC ขั้นสูง ความเรียบและคุณสมบัติทางไฟฟ้าที่เหนือกว่าของ ABF รองรับการเชื่อมต่อความหนาแน่นสูงที่จำเป็นสำหรับโปรเซสเซอร์ประสิทธิภาพสูง การปรับปรุงวัสดุ ABF อย่างต่อเนื่องช่วยตอบสนองความต้องการที่เพิ่มขึ้นสำหรับความกว้างของเส้นที่ต่ำกว่า 10 ไมโครเมตร

โครงสร้างการเชื่อมต่อความหนาแน่นสูง

โครงสร้างพื้นผิวแบบ HDI ผสานรวมไมโครเวีย เวียแบบปิด และเวียฝัง เพื่อให้สามารถวางเส้นทางการเดินสายหลายชั้นภายในความหนาของพื้นผิวที่จำกัด โครงสร้างเหล่านี้ช่วยให้มีความหนาแน่นของการเดินสายที่จำเป็นสำหรับการออกแบบแพ็คเกจ IC ขั้นสูง ซึ่งรองรับการเชื่อมต่อสัญญาณนับพันรายการ

4.2 กระบวนการเชื่อมต่อภายในแพ็คเกจไอซี

การติดลวด

การเชื่อมต่อด้วยลวด (Wire bonding)ยังคงเป็นวิธีการเชื่อมต่อหลักของแพ็คเกจ IC เนื่องจากมีความยืดหยุ่นและคุ้มค่า การเชื่อมต่อด้วยลวดทองคำให้ประสิทธิภาพที่เชื่อถือได้ แต่มีต้นทุนวัสดุสูงกว่า การเชื่อมต่อด้วยลวดทองแดงช่วยประหยัดต้นทุนได้อย่างมากและนำไฟฟ้าได้ดีขึ้น แต่ต้องมีการควบคุมกระบวนการที่เข้มงวดมากขึ้นเพื่อป้องกันความเสียหายของแผ่นเชื่อมต่อ

การกระแทกฟลิปชิป

การบัมพ์ชิปแบบฟลิป (Flip-chip bumping) คือการวางโลหะผสมบัดกรี (โดยทั่วไปคือ SnAgCu) หรือโครงสร้างเสาทองแดงลงบนแผ่นเชื่อมต่อของชิป ระยะห่างระหว่างบัมพ์ลดลงอย่างต่อเนื่องจาก 200 ไมโครเมตร เหลือต่ำกว่า 50 ไมโครเมตร ในการใช้งานแพ็คเกจไอซีขั้นสูง วัสดุรองใต้บัมพ์จะช่วยปกป้องการเชื่อมต่อบัมพ์จากความเครียดทางความร้อนและเชิงกลระหว่างการใช้งาน

ชั้นการกระจายใหม่ (RDL)

เทคโนโลยี RDL (Rapid Deployment Library) กระจายตำแหน่งแผ่นรองชิปใหม่เพื่อรองรับข้อกำหนดการเชื่อมต่อระดับแพ็กเกจ การใช้เลเยอร์ RDL หลายชั้นในการออกแบบแพ็กเกจ IC ขั้นสูงช่วยให้สามารถกำหนดเส้นทางการเชื่อมต่อที่ซับซ้อนระหว่างแผ่นรองชิปที่มีความหนาแน่นสูงและการเชื่อมต่อระดับบอร์ดที่มีความหนาแน่นต่ำ RDL เป็นพื้นฐานสำคัญของวิธีการบรรจุภัณฑ์แบบกระจายสัญญาณ (fan-out packaging)

4.3 วัสดุห่อหุ้ม

สารประกอบขึ้นรูปและ EMC

สารประกอบอีพ็อกซี่ขึ้นรูป (Epoxy Molding Compound หรือ EMC) ให้การปกป้องทางกลและซีลป้องกันสิ่งแวดล้อมสำหรับแพ็คเกจ IC สูตร EMC ที่ทันสมัยจะปรับสมดุลคุณลักษณะการไหลเพื่อให้เติมเต็มช่องว่างได้อย่างสมบูรณ์ การดูดซับความชื้นต่ำ และค่าสัมประสิทธิ์การขยายตัวทางความร้อนที่เหมาะสม เพื่อลดความเครียดของแพ็คเกจให้เหลือน้อยที่สุด

วัสดุเติมด้านล่าง

อีพ็อกซีชนิด Underfill จะเติมเต็มช่องว่างระหว่างชิปแบบฟลิปชิปและแผ่นรองรับ โดยกระจายความเค้นทางความร้อนและเชิงกลไปทั่วทั้งส่วนต่อประสานระหว่างชิปและแผ่นรองรับ แทนที่จะกระจุกตัวอยู่ที่จุดเชื่อมต่อแต่ละจุด การเลือก Underfill ที่เหมาะสมมีความสำคัญอย่างยิ่งต่อความน่าเชื่อถือของแพ็คเกจ IC ในสภาพแวดล้อมที่มีการเปลี่ยนแปลงอุณหภูมิอย่างต่อเนื่อง

4.4 โครงสร้างการจัดการความร้อน

ฮีทซิงค์และแผ่นระบายความร้อน

แผ่นนำความร้อน (Heat slugs) คือชิ้นส่วนโลหะนำความร้อนที่ถูกรวมเข้าไว้ในแพ็คเกจไอซี เพื่อนำความร้อนจากชิปไปยังพื้นผิวของแพ็คเกจ แผ่นระบายความร้อน (Thermal pads) ที่เปิดโล่งอยู่ด้านล่างของแพ็คเกจจะสร้างเส้นทางความร้อนโดยตรงไปยังระนาบกราวด์ของแผงวงจรพิมพ์ (PCB ground plane) คุณสมบัติเหล่านี้มีความสำคัญอย่างยิ่งสำหรับแพ็คเกจไอซีกำลังสูงที่ต้องการการระบายความร้อนอย่างมีประสิทธิภาพ

โซลูชั่นระบายความร้อนขั้นสูง

แพ็คเกจไอซีประสิทธิภาพสูงอาจมีแผ่นกระจายความร้อนแบบรวม (IHS) หรืออินเทอร์เฟซเชื่อมต่อโดยตรงระหว่างชิปกับแผ่นระบายความร้อน การกำหนดค่าแพ็คเกจบนแผ่นกระจายความร้อนช่วยเพิ่มประสิทธิภาพความต้านทานความร้อนจากจุดเชื่อมต่อถึงสภาพแวดล้อม ซึ่งมีความสำคัญอย่างยิ่งต่อการรักษาอุณหภูมิในการทำงานในแอปพลิเคชันกำลังสูง

5. ข้อควรพิจารณาในการออกแบบบรรจุภัณฑ์ไอซี

5.1 ประสิทธิภาพทางไฟฟ้า

ความสมบูรณ์ของสัญญาณ (SI)

การวิเคราะห์ความสมบูรณ์ของสัญญาณจะประเมินว่าพาราสิตของแพ็คเกจไอซีส่งผลต่อคุณภาพของสัญญาณอย่างไร ประเด็นสำคัญ ได้แก่ ความไม่ต่อเนื่องของอิมพีแดนซ์ การรบกวนระหว่างเส้นทางสัญญาณที่อยู่ติดกัน และสัญญาณรบกวนที่เกิดจากการสะท้อน การออกแบบแพ็คเกจไอซีความเร็วสูงจำเป็นต้องมีการวางเส้นทางสัญญาณอย่างระมัดระวัง โครงสร้างอิมพีแดนซ์ที่ควบคุมได้ และกลยุทธ์การสิ้นสุดที่เหมาะสม

ความสมบูรณ์ของพลังงาน (PI)

การออกแบบวงจรจ่ายพลังงานช่วยให้มั่นใจได้ว่าแรงดันไฟฟ้าที่จ่ายให้กับชิปมีความเสถียรภายใต้สภาวะโหลดแบบไดนามิก การจัดวางตัวเก็บประจุแยกส่วนระดับแพ็คเกจไอซี การออกแบบระนาบพลังงาน/กราวด์ และการกระจายเวีย ล้วนส่งผลต่อการควบคุมแรงดันไฟฟ้าและระยะขอบสัญญาณรบกวน สัญญาณรบกวนจากการสลับพร้อมกัน (SSN) ต้องได้รับการจัดการผ่านสถาปัตยกรรมจ่ายพลังงานที่เหมาะสม

การเพิ่มประสิทธิภาพความถี่สูง

แพ็คเกจไอซีคลื่นความถี่วิทยุและคลื่นมิลลิเมตรต้องการค่าความเหนี่ยวนำและความจุปรสิตที่น้อยที่สุด สายส่งที่มีอิมพีแดนซ์ควบคุม โครงสร้างป้องกันกราวด์ และการวางตำแหน่งรูเชื่อมต่ออย่างระมัดระวัง ล้วนเป็นองค์ประกอบการออกแบบที่สำคัญ การเลือกวัสดุพื้นผิวของแพ็คเกจ (ฉนวนที่มีการสูญเสียต่ำ) มีผลอย่างมากต่อประสิทธิภาพในย่านความถี่สูง

5.2 การออกแบบระบบระบายความร้อนสำหรับแพ็คเกจไอซี

เมตริกความต้านทานความร้อน

พารามิเตอร์ความต้านทานความร้อน θJA (จากจุดเชื่อมต่อถึงสภาพแวดล้อม) และ θJC (จากจุดเชื่อมต่อถึงตัวเคส) ใช้ในการวัดประสิทธิภาพทางความร้อนของแพ็คเกจไอซี ค่าที่ต่ำกว่าแสดงถึงเส้นทางการถ่ายเทความร้อนที่มีประสิทธิภาพมากขึ้น การเลือกแพ็คเกจต้องมั่นใจว่าอุณหภูมิที่จุดเชื่อมต่อยังคงอยู่ในช่วงข้อกำหนดของอุปกรณ์ภายใต้สภาวะการทำงานที่เลวร้ายที่สุด

ความท้าทายในการย่อขนาด

แพ็คเกจไอซีขนาดกะทัดรัดจะรวมความร้อนไว้ในปริมาตรที่เล็กลง ทำให้ความหนาแน่นของความร้อนเพิ่มขึ้น วัสดุเชื่อมต่อความร้อน (TIM) ระหว่างแพ็คเกจและแผ่นระบายความร้อนต้องได้รับการคัดเลือกอย่างระมัดระวังเพื่อลดความต้านทานของส่วนเชื่อมต่อให้เหลือน้อยที่สุด โซลูชันด้านความร้อนระดับระบบจึงมีความสำคัญมากขึ้นเรื่อยๆ เนื่องจากตัวเลือกในระดับแพ็คเกจถูกจำกัดด้วยขนาดของแพ็คเกจ

5.3 ความเค้นเชิงกลและความน่าเชื่อถือ

ผลกระทบจากการไม่ตรงกันของ CTE

ความแตกต่างของค่าสัมประสิทธิ์การขยายตัวทางความร้อน (CTE) ระหว่างแผ่นซิลิคอน แผ่นรองพื้นผิวของบรรจุภัณฑ์ไอซี และแผ่นวงจรพิมพ์ (PCB) ทำให้เกิดความเครียดระหว่างการเปลี่ยนแปลงอุณหภูมิ ความไม่ตรงกันของ CTE นี้เป็นสาเหตุของความล้าของข้อต่อบัดกรี การแตกร้าวของแผ่นซิลิคอน และการแยกชั้น การออกแบบบรรจุภัณฑ์ต้องรองรับความเครียดเหล่านี้ผ่านการเลือกวัสดุและการปรับแต่งรูปทรงเรขาคณิต

โหมดความล้มเหลวทั่วไป

ความเสียหายทั่วไปของแพ็คเกจ IC ได้แก่ การหลุดลอกของจุดยึดชิป การหลุดลอกของสายเชื่อมต่อ การแตกร้าวของข้อต่อบัดกรี และการแตกร้าวของวัสดุห่อหุ้ม การทำความเข้าใจกลไกความเสียหายจะช่วยในการเลือกวัสดุ กฎการออกแบบ และการทดสอบคุณสมบัติความน่าเชื่อถือ การทดสอบอายุการใช้งานแบบเร่งด่วนจะช่วยตรวจสอบประสิทธิภาพของแพ็คเกจ IC ภายใต้สภาวะความเครียดที่จำลองสภาพแวดล้อมการใช้งานจริง

5.4 การออกแบบเพื่อการผลิต

ความเข้ากันได้ของ SMT

การออกแบบแพ็คเกจ IC ต้องรองรับ กระบวนการ ประกอบ SMTซึ่งรวมถึงการพิมพ์วางบัดกรี การวางชิ้นส่วน และการบัดกรีแบบรีโฟลว์ รูปทรงเรขาคณิตของลายแลนด์ ระยะห่างของแผ่นรอง และความเรียบของแพ็คเกจ ช่วยให้มั่นใจได้ว่าการเชื่อมต่อบัดกรีจะมีความน่าเชื่อถือในระหว่างการผลิตจำนวนมาก

ข้อควรพิจารณาในกระบวนการรีโฟลว์

แพ็คเกจไอซีแต่ละประเภทมีความทนทานต่ออุณหภูมิการหลอมและระดับความร้อนที่แตกต่างกัน ระดับความไวต่อความชื้น (MSL) กำหนดข้อกำหนดในการจัดการและการอบก่อนการประกอบ วัสดุตัวแพ็คเกจ กาวติดชิ้นส่วน และสารประกอบขึ้นรูปต้องทนต่อการหลอมหลายครั้งโดยไม่เสื่อมสภาพ

6. กระบวนการผลิตแพ็คเกจไอซี

6.1 การเตรียมแม่พิมพ์

การทำให้เวเฟอร์บางลง

การเจียรด้านหลังช่วยลดความหนาของเวเฟอร์จาก 700-800 ไมโครเมตร เหลือเพียง 50 ไมโครเมตร สำหรับแพ็คเกจ IC ขั้นสูง ชิ้นส่วนที่บางลงช่วยปรับปรุงประสิทธิภาพด้านความร้อนและทำให้สามารถวางชิ้นส่วนซ้อนกันได้ การควบคุมกระบวนการมีความสำคัญอย่างยิ่งในการป้องกันการแตกร้าวของชิ้นส่วนและรักษาความหนาให้สม่ำเสมอทั่วทั้งเวเฟอร์

การหั่นเวเฟอร์

การตัดแบ่งชิ้นส่วน (Dicing) คือการแยกชิ้นส่วนแต่ละชิ้นออกจากแผ่นเวเฟอร์ที่ผ่านกระบวนการผลิตแล้ว โดยใช้การเลื่อยด้วยใบมีด การตัดด้วยเลเซอร์ หรือการกัดด้วยพลาสมา คุณภาพของการตัดแบ่งชิ้นส่วนส่งผลต่อความสมบูรณ์ของขอบชิ้นส่วนและผลผลิตในการประกอบในภายหลัง ฟิล์มยึดชิ้นส่วน (Die Attach Film: DAF) อาจถูกนำมาใช้ก่อนการตัดแบ่งชิ้นส่วนสำหรับโครงสร้างแพ็คเกจ IC บางประเภท

6.2 การยึดและการเชื่อมต่อชิ้นส่วน

กระบวนการยึดแม่พิมพ์

การยึดชิ้นส่วนซิลิคอนเข้ากับแผ่นรองรับหรือโครงลวดของตัวแพ็คเกจไอซีนั้น ใช้กาวอีพ็อกซี่ บัดกรี หรือโลหะผสมยูเทคติก การเลือกใช้วัสดุในการยึดชิ้นส่วนต้องคำนึงถึงความสมดุลระหว่างการนำความร้อน ความแข็งแรงในการยึดเกาะ และการดูดซับแรงเค้น การยึดติดที่ปราศจากช่องว่างเป็นสิ่งสำคัญสำหรับประสิทธิภาพทางความร้อนและทางกลที่เชื่อถือได้

การเชื่อมต่อด้วยลวดและการติดชิปแบบฟลิปชิป

การเชื่อมต่อด้วยลวด (Wire bonding) สร้างการเชื่อมต่อผ่านการเชื่อมด้วยคลื่นอัลตราโซนิค/เทอร์โมโซนิคของลวดเส้นเล็กๆ ระหว่างแผ่นรองบนชิปและขาของตัวแพ็คเกจ ส่วนการเชื่อมต่อแบบฟลิปชิป (Flip-chip attach) เกี่ยวข้องกับการหลอมละลายของบัมพ์ที่ขึ้นรูปไว้ล่วงหน้าจำนวนมากเพื่อสร้างการเชื่อมต่อพร้อมกัน ทั้งสองกระบวนการนี้ต้องการการจัดตำแหน่งที่แม่นยำและพารามิเตอร์การเชื่อมต่อที่ควบคุมได้เพื่อการประกอบแพ็คเกจไอซีที่เชื่อถือได้

6.3 กระบวนการห่อหุ้ม

การขึ้นรูปด้วยการถ่ายโอนและการอัด

การขึ้นรูปด้วยการถ่ายโอนแรงดันจะใช้ EMC ที่ให้ความร้อนเข้าไปในช่องแม่พิมพ์ที่มีชุดแพ็คเกจ IC ที่ประกอบเสร็จแล้ว การขึ้นรูปด้วยการอัดจะใช้แรงดันกับสารประกอบขึ้นรูปที่วางไว้ล่วงหน้า เหมาะสำหรับแพ็คเกจบางและรูปแบบแผงขนาดใหญ่ การออกแบบแม่พิมพ์และพารามิเตอร์กระบวนการจะควบคุมการเกิดช่องว่าง การโก่งงอของสายไฟ และการบิดเบี้ยวของแพ็คเกจ

บรรจุภัณฑ์ระดับแผง

การผลิตแพ็คเกจ IC แบบ Fan-out มีการใช้กระบวนการผลิตระดับแผงบนพื้นผิวขนาดใหญ่ (เช่น 600 มม. × 600 มม.) มากขึ้นเรื่อยๆ วิธีการนี้ช่วยเพิ่มประสิทธิภาพการผลิตและโครงสร้างต้นทุนเมื่อเทียบกับกระบวนการผลิตระดับเวเฟอร์ การควบคุมการบิดเบี้ยวของแผงและความแม่นยำในการวางตำแหน่งชิปเป็นความท้าทายสำคัญในกระบวนการผลิต

6.4 การผลิตวัสดุรองรับ

การออกแบบแบบซ้อนกันเป็นชั้น

จำนวนชั้นของวัสดุรองรับในแพ็คเกจ IC มีตั้งแต่สองชั้นไปจนถึงมากกว่ายี่สิบชั้น ขึ้นอยู่กับข้อกำหนดด้านการเดินสาย การออกแบบโครงสร้างแบบเรียงซ้อนกำหนดการจัดเรียงชั้นสัญญาณ พลังงาน และกราวด์ เพื่อเพิ่มประสิทธิภาพทางไฟฟ้าและความเสถียรทางกล วัสดุของแกนกลางและชั้นเสริมแรงจะถูกเลือกโดยพิจารณาจากข้อกำหนดทางไฟฟ้าและความร้อน

การก่อตัวของไมโครเวียและการตกแต่งพื้นผิว

การเจาะด้วยเลเซอร์สร้างไมโครเวียที่ช่วยให้สามารถเชื่อมต่อระหว่างชั้นในแผ่นวงจรพิมพ์ที่มีความหนาแน่นสูงได้ เส้นผ่านศูนย์กลางของเวียที่ต่ำกว่า 75 ไมโครเมตรช่วยรองรับความหนาแน่นของการเดินสายขั้นสูง การเคลือบผิว—ENIG (Electroless Nickel Immersion Gold), OSP (Organic Solderability Preservative) และอื่นๆ—ช่วยปกป้องแผ่นรองและรับประกันความสามารถในการบัดกรี

6.5 การทดสอบและการรับรองคุณภาพ

การตรวจสอบทางไฟฟ้าและการตรวจสอบด้วยสายตา

อุปกรณ์ทดสอบอัตโนมัติ ( ATE ) ทำหน้าที่ตรวจสอบการทำงานทางไฟฟ้าของแพ็คเกจ IC การตรวจสอบด้วยรังสีเอกซ์เผยให้เห็นข้อบกพร่องภายใน เช่น ช่องว่างของตะกั่วบัดกรีและความผิดปกติของการเชื่อมต่อสายไฟ กล้องจุลทรรศน์อะคูสติกแบบสแกนคอนโฟคอล (CSAM) ตรวจจับการแยกชั้นและการแตกร้าวภายในโดยไม่ทำลายชิ้นงาน

การทดสอบความน่าเชื่อถือ

การทดสอบคุณสมบัติเป็นการตรวจสอบความน่าเชื่อถือของแพ็คเกจ IC ผ่านสภาวะความเครียดเร่งด่วน การทดสอบการเปลี่ยนแปลงอุณหภูมิ (T/C) อายุการใช้งานที่อุณหภูมิสูง (HTOL) การทดสอบความชื้น และการทดสอบแรงกระแทกทางกล จะประเมินประสิทธิภาพในระยะยาว ผลการทดสอบจะกำหนดตัวชี้วัดความน่าเชื่อถือและระบุกลไกความล้มเหลวที่อาจเกิดขึ้น

7. แนวโน้มในอนาคตของเทคโนโลยีบรรจุภัณฑ์วงจรรวม

7.1 สถาปัตยกรรมชิปเล็ตและแพ็คเกจไอซีขั้นสูง

การรวมชิปเล็ตแบบโมดูลาร์

สถาปัตยกรรมชิปเล็ตแยกส่วนประกอบ SoC ขนาดใหญ่ให้เป็นบล็อกการทำงานขนาดเล็กที่เชื่อมต่อกันผ่านเทคโนโลยีแพ็คเกจ IC ขั้นสูง มาตรฐาน Universal Chiplet Interconnect Express (UCIe) ช่วยให้ระบบนิเวศชิปเล็ตจากผู้ผลิตหลายรายทำงานได้ แนวทางนี้ช่วยเพิ่มผลผลิต ช่วยให้สามารถผสมผสานโหนดการผลิตที่แตกต่างกัน และเร่งเวลาในการออกสู่ตลาด

บูรณาการที่แตกต่างกัน

แพ็คเกจ IC ขั้นสูงมีการผสานรวมเทคโนโลยีที่หลากหลายมากขึ้นเรื่อยๆ ทั้งตรรกะ หน่วยความจำ อนาล็อก RF และเซ็นเซอร์ ไว้ในชุดประกอบเดียว การผสานรวมแบบไม่เป็นเนื้อเดียวกันนี้ทำให้ได้ประสิทธิภาพในระดับระบบที่ไม่สามารถทำได้ด้วยวิธีการใช้ส่วนประกอบแยกชิ้น ในขณะเดียวกันก็ยังคงรักษาความยืดหยุ่นในการเลือกเทคโนโลยีสำหรับแต่ละส่วนการทำงานไว้ได้

7.2 วัสดุใหม่สำหรับบรรจุภัณฑ์ไอซี

เอบีเอฟ อีโวลูชั่น

วัสดุ ABF รุ่นใหม่มุ่งเป้าไปที่ขนาดเส้น/ช่องว่างที่ต่ำกว่า 5 ไมโครเมตร เพื่อรองรับความหนาแน่นของการเชื่อมต่อในแพ็คเกจ IC ที่เพิ่มขึ้น วัสดุไดอิเล็กทริกที่มีการสูญเสียต่ำตอบโจทย์ความต้องการใช้งานความถี่สูง ผู้ผลิตวัสดุยังคงพัฒนาอย่างต่อเนื่องเพื่อให้ตรงตามข้อกำหนดของเทคโนโลยีเซมิคอนดักเตอร์ที่ก้าวหน้าขึ้น

การพัฒนาวัสดุรองรับที่เป็นแก้ว

แผ่นรองพื้นแก้วมีเสถียรภาพทางมิติ ความเรียบ และคุณสมบัติทางไฟฟ้าความถี่สูงที่เหนือกว่าเมื่อเทียบกับวัสดุอินทรีย์ การพัฒนาในอุตสาหกรรมอย่างต่อเนื่องกำลังแก้ไขปัญหาความท้าทายในการแปรรูปแก้วสำหรับการใช้งานในบรรจุภัณฑ์ไอซี ตัวเชื่อมและแผ่นรองพื้นแบบแก้วอาจช่วยให้เกิดโซลูชันบรรจุภัณฑ์ประสิทธิภาพสูงในอนาคต

7.3 การผลิตแพ็คเกจไอซีระดับแผงควบคุม

การประมวลผลรูปแบบขนาดใหญ่

การบรรจุภัณฑ์ระดับแผงขยายแนวคิดการกระจายสัญญาณไปยังแผงสี่เหลี่ยมขนาดใหญ่ ช่วยเพิ่มประสิทธิภาพการผลิตและลดต้นทุนได้อย่างมาก การปรับปรุงอุปกรณ์และกระบวนการช่วยแก้ไขปัญหาเฉพาะของแผง รวมถึงการจัดการการบิดเบี้ยวและการจัดตำแหน่งชิปกับแผง การพัฒนาด้านการผลิตนี้ช่วยลดต้นทุนการผลิตบรรจุภัณฑ์ IC สำหรับการใช้งานในปริมาณมาก

7.4 ข้อกำหนดสำหรับแพ็คเกจไอซีประสิทธิภาพสูง

ความต้องการด้าน AI และ HPC

ตัวเร่งความเร็วปัญญาประดิษฐ์และระบบประมวลผลประสิทธิภาพสูงผลักดันข้อกำหนดของแพ็คเกจ IC ไปสู่แบนด์วิดท์ การระบายความร้อน และความสามารถในการจ่ายพลังงานที่สูงมาก การบูรณาการระบบระบายความร้อนขั้นสูง การเพิ่มประสิทธิภาพเครือข่ายการจ่ายพลังงาน และการเชื่อมต่อความหนาแน่นสูงเป็นพิเศษ คือคุณลักษณะของโซลูชันแพ็คเกจ IC รุ่นใหม่สำหรับงานที่ต้องการประสิทธิภาพสูงเหล่านี้

8 สรุป

การบรรจุภัณฑ์ของวงจรรวม (IC packaging) กำหนดวิธีการเชื่อมต่อทางไฟฟ้า การป้องกันทางกล และการจัดการความร้อนของชิปซิลิคอน ตั้งแต่ QFP และ BGA ไปจนถึงโครงสร้างแบบฟลิปชิป แฟนเอาต์ และ 3 มิติ ทางเลือกในการบรรจุภัณฑ์ส่งผลโดยตรงต่อความสมบูรณ์ของสัญญาณ การจ่ายพลังงาน การกระจายความร้อน และความน่าเชื่อถือในระยะยาว เมื่อประสิทธิภาพและความหนาแน่นเพิ่มขึ้น ระบบวัสดุ เช่น สารตั้งต้น ABF การเชื่อมต่อขั้นสูง และสารห่อหุ้มที่แข็งแรงทนทาน จึงมีความสำคัญต่อพฤติกรรมโดยรวมของระบบ

คำแนะนำเชิงปฏิบัติสำหรับวิศวกร:

• เลือกแพ็คเกจโดยพิจารณาจากข้อกำหนดด้านไฟฟ้าและความร้อน ไม่ใช่แค่ขนาดภายนอกเพียงอย่างเดียว

• ควรประสานงานการออกแบบแพ็คเกจและโครงสร้าง PCB ตั้งแต่เนิ่นๆ เพื่อหลีกเลี่ยงปัญหาคอขวดด้าน SI/PI และการเดินสาย

• ตรวจสอบข้อมูลความน่าเชื่อถือและพิจารณาความเค้นทางกล โดยเฉพาะอย่างยิ่งสำหรับอุปกรณ์ที่มีระยะห่างระหว่างขาแคบหรืออุปกรณ์กำลังสูง

ความเข้าใจที่ชัดเจนเกี่ยวกับพื้นฐานของแพ็คเกจ IC ช่วยให้มั่นใจได้ถึงประสิทธิภาพที่เสถียรและลดความเสี่ยงในการออกแบบขั้นต่อไป