Руководство по изготовлению печатных плат для модулей DDR5

DDR5 — это стандарт памяти, используемый в серверных платформах 2024–2025 годов, рабочих станциях для ИИ и высокопроизводительных потребительских системах. Для инженеров по аппаратному обеспечению и команд по закупкам, занимающихся производством печатных плат для модулей памяти DDR5 — будь то для производства фирменных DIMM, поставок OEM-оборудования для серверов или специализированной промышленной памяти — требования к производству значительно строже, чем для DDR4. Скорость передачи сигнала, начинающаяся с 4800 МТ/с и достигающая 7200 МТ/с в серийном производстве, в сочетании с регулированием PMIC на уровне модуля и более узкими диапазонами импеданса, означает, что обычная мастерская по изготовлению печатных плат будет производить модули, которые не пройдут проверку целостности сигнала еще до того, как попадут в лабораторию соответствия стандартам JEDEC.

Связаться со службой технической поддержки

---

1. Почему для производства печатных плат модулей DDR5 требуется специализированный производитель?

1.1 Структурные изменения при переходе от DDR4 к DDR5

В DDR5 были внесены несколько архитектурных изменений, которые напрямую влияют на проектирование и изготовление печатных плат:

• Встроенный в модуль PMIC: В DDR5 регулирование VDD и VDDQ перенесено на сам модуль DIMM. PMIC отвечает за локальное регулирование, что требует от печатной платы пропускать более высокие переходные токи, создавая тем самым дополнительные нагрузки на плату, связанные с теплоотводом и весом меди, чего не было в DDR4.
• Автобус CA, соединяющий две точки: DDR5 заменяет общую топологию команд/адресов DDR4 на индивидуальную маршрутизацию «точка-точка» к каждому устройству DRAM, что увеличивает плотность маршрутизации и требует индивидуального согласования длины для каждого устройства.
• Более жесткие временные рамки: При частоте 6400 МТ/с время отклика диаграммы глаз DDR5 составляет приблизительно 156 пс — это половина запаса DDR4-3200. Любое несоответствие импеданса, перекрестные помехи или ошибки длины, возникающие на печатной плате, напрямую расходуют этот запас.

Производители, которые регулярно изготавливают многослойные печатные платы высокой плотности с жестким контролем диэлектрических свойств, лучше подготовлены к обеспечению требуемой геометрии дорожек DDR5 на всей производственной панели, а не только на прототипе.

1.2 Группы ключевых сигналов на модуле DDR5

• DQ/DQS: Целостность шины данных определяет устойчивую пропускную способность чтения/записи и частоту ошибок при тепловом воздействии.
• Дифференциальный тактовый генератор CK_t/CK_c: Одна тактовая пара управляет всей DRAM-памятью на модуле; любое нарушение синхронизации приводит к распространению джиттера на все устройства.
• Автобус CA: Маршрутизация «точка-точка» означает, что сигналы CA для каждой микросхемы DRAM должны быть индивидуально согласованы по длине.
• Схема распределения питания PMIC: Плоскости VDD/VDDQ с низким импедансом должны обеспечивать чистое напряжение питания во время переходных процессов нагрузки 10–50 А.

---

2. Многослойная архитектура и характеристики управляемого импеданса.

2.1 Типичная 8-слойная структура UDIMM-модулей

L1 — Верхний сигнал: трассировка DQ, разветвление BGA, контактные площадки PMIC. L2 — Плоскость GND: опорный сигнал для уровня сигнала L1. L3 — Сигнал: шина CA, вспомогательные сигналы. L4 — Плоскость VDD/VDDQ: распределение питания. L5 — Плоскость GND: опорный сигнал для уровня сигнала L6. L6 — Сигнал: CK, трассировка RAS/CAS. L7 — Плоскость GND: непрерывность обратного пути. L8 — Нижний сигнал: трассировка DQ, контактные площадки пассивных компонентов.

Симметричное расположение контактов GND-сигнал-GND на внешних слоях является стандартной практикой. Производитель, который не может обеспечить толщину внутреннего диэлектрика с точностью до ±10% по всей производственной панели, будет поставлять платы с переменным импедансом, что проявляется в виде случайных ошибок памяти под нагрузкой, а не предсказуемых сбоев. Для производства DDR5 обязательным является изготовление с контролируемым импедансом и проверкой образцов TDR на каждой панели.

2.2 Целевые значения импеданса

2.3 Минимальные параметры изготовления

• Минимальная ширина трассы: 75 мкм (3 мил) для трассировки DQ вблизи BGA-корпусов DRAM x8
• Минимальный диаметр сверла: 0.20 мм для сигнальных отверстий; Лазерное отверстие 0.15 мм для вариантов HDI RDIMM/LRDIMM
• Послойная регистрация: ±0.075 мм или лучше для 8-слойных плат
• Базовый материал: Высокотемпературный стекловолоконный материал FR-4 (Tg ≥ 150 °C); Shengyi S1000H или эквивалентный безгалогенный материал для бессвинцовой сборки.

---

3. Позолоченный контактный разъем: требования стандарта JEDEC MO-002.

3.1 Почему необходимо использовать твердое золото, а не ENIG

Каждый модуль DDR5 DIMM имеет 288-контактный краевой разъем, соответствующий стандарту JEDEC MO-002. Контакты должны быть покрыты твердым золотом (электролитическое никель-золотое покрытие) : никелевая подложка толщиной 3–5 мкм, золото — 0.76–1.27 мкм. Мягкое электролитическое никель-золотое покрытие (иммерсионное золочение, обычно 0.05–0.15 мкм) быстро изнашивается при многократной установке в слот и повышает сопротивление контактов в течение 10–20 циклов. Производственная компания, не использующая двухэтапный процесс обработки (электролитическое никель-золотое покрытие корпуса + электролитическое твердое золотое покрытие контактов), не может производить модули DDR5, соответствующие стандарту JEDEC.

Дополнительные требования к размерам:

• Угол фаски: Скос нижней кромки под углом 45°, регулируемый с точностью до ±2°.
• Положение ключевого слота: В пределах ±0.10 мм от чертежа JEDEC MO-002 — это детали, обработанные на станке с ЧПУ, а не размеченные.
• Зазор паяльной маски: Маска не должна затрагивать зону контакта с золотым покрытием.

3.2 Распространенные дефекты «золотого пальца», которые следует выявлять при скрининге.

• Замыкание контактных контактов на паяльную маску → нарушение контактного сопротивления
• Недостаточная толщина золотого покрытия (< 0.5 мкм) → не проходит испытания на долговечность при циклической установке.
• Отсутствует или неправильно расположен слот для ключа → физическая несовместимость со слотом DDR5
• Неправильная фаска → механическое напряжение на краю печатной платы во время установки.

---

4. SMT-сборка для микросхем DDR5 DRAM и PMIC.

4.1 Спецификация комплектующих для стандартного модуля DDR5 UDIMM

• Устройства DRAM с 8–16-кратным увеличением: Корпуса FBGA-78 (8 шт.) или FBGA-96 (4 шт.) с шагом выводов 0.75–0.80 мм (Samsung K4RAH, SK Hynix H5C, серия Micron MT60B)
• 1× PMIC: Работа с корпусами BGA или QFN, регулирование VDD/VDDQ (например, Renesas RAA229004, MPS MP2925).
• 1× SPD-хаб: Концентратор последовательного обнаружения присутствия с интерфейсом I3C (SPD5118 или совместимый)
• Пассивные: Развязывающие конденсаторы 0201 и 01005, последовательные резисторы, оконечные цепи

Высокая плотность пассивных компонентов в модулях DDR5 UDIMM — особенно развязывающих элементов 01005 — требует наличия сборочной линии SMT, оборудованной для размещения компонентов размером менее миллиметра, а не стандартной производственной установки среднего уровня.

4.2 Чувствительность к влаге и требования к оплавлению припоя

Корпуса DDR5 DRAM имеют рейтинг MSL-3 : срок службы до вскрытия упаковки составляет 168 часов при температуре ≤30°C/60% относительной влажности. Для превышения этого срока требуется термообработка при 125°C в течение 24 часов. На сборочных линиях без документированных мер контроля MSL производятся платы со скрытыми дефектами типа «попкорн», которые проявляются в процессе эксплуатации, а не при окончательном тестировании.

Целевые параметры профиля оплавления для SAC305:

• Максимальная температура: 245–255 °C
• Время пребывания выше точки ликвидуса (TAL): 45–60 секунд
• Скорость нагрева: предварительный нагрев ≤ 2 °C/с, нагрев до пикового значения ≤ 3 °C/с.
• Охлаждение: ≤ 4 °C/с (контролируемое охлаждение предотвращает повреждение микроструктуры паяного соединения)

4.3 Точность установки BGA

Для корпусов FBGA с шагом 0.75–0.80 мм требуется точность установки ±25 мкм (3σ) . Оборудование, способное обеспечить точность ±50 мкм — достаточное для работы с шагом 1.0 мм — недостаточно; смещение при установке с шагом 0.75 мм приводит к обрывам шариков BGA, невидимым для AOI и обнаруживаемым только рентгеновским излучением. Последовательность проверки после оплавления должна быть следующей: SPI → AOI → рентгеновское излучение для всех корпусов BGA → электрическое тестирование.

---

5. RDIMM и LRDIMM: дополнительная сложность

Буферизованные модули DDR5 включают в себя драйвер тактовой частоты регистра (RCD, например, Montage MTC10F2064 или Renesas RCD04) и, опционально, буфер данных (DB) для LRDIMM. С точки зрения производства:

• Большее количество слоев: Для обеспечения корректной маршрутизации каналов CA/CS от RCD к каждому массиву DRAM требуется 8–10 слоев.
• Дополнительные корпуса BGA: Микросхемы RCD и DB с шагом 0.65–0.80 мм требуют такого же мелкого шага размещения и рентгеновского покрытия, как и корпуса DRAM.
• В Калифорнии автобусное движение рассредоточено: RCD передаёт сигналы CA/CS на все устройства DRAM на модуле — разводка разветвителей является наиболее загруженной областью компоновки RDIMM и обуславливает необходимость дополнительных сигнальных слоёв.

Для проектов с использованием модулей LRDIMM комплексное производство, объединяющее изготовление и сборку печатных плат под одной крышей, исключает риск передачи контроля качества между поставщиком плат и отдельным сборочным предприятием — это особенно важно, когда количество слоев и плотность BGA-компонентов высоки.

---

6. Контроль и тестирование от печатной платы до готового модуля.

6.1 Контроль качества изготовления печатных плат

• Отчет по импедансу TDR: Измеренные значения по образцам на каждой панели — DQ (40 Ом), DQS/CK (разница 85–100 Ом), CA (50 Ом)
• АОИ: Проверка внутреннего и внешнего слоев на наличие дефектов и качество контактных площадок.
• Электронный тест: Проверка целостности цепи и изоляции с помощью летающего зонда на каждой панели.
• Микросрез: Образец поперечного сечения, показывающий толщину меди, толщину диэлектрика и качество переходных отверстий для каждой производственной партии.

6.2 Сборка и тестирование на уровне модулей

• Рентгенологическое обследование: Проверка соединений BGA для всех корпусов DRAM, PMIC и RCD/DB
• Программирование и считывание данных SPD: Подтверждает правильную сборку концентратора SPD и возможность программирования EEPROM.
• Тест контроллера памяти: Проведение анализа на эталонной платформе, тестирование режима чтения/записи на номинальной скорости, оценка соответствия/несоответствия требованиям по термической нагрузке.

Полный цикл тестирования — от отчета TDR по печатной плате до функционального электрического тестирования модулей — позволяет выявить все потенциальные причины отказов до того, как модули будут маркированы и отправлены.

Получите коммерческое предложение на печатную плату модуля DDR5

---

7. Что следует уточнить перед заказом модуля DDR5

Прежде чем заключать контракты на серийное производство, получите четкие ответы на следующие вопросы от любого потенциального производителя модулей DDR5:

1. Каков ваш допустимый уровень сопротивления, и предоставляете ли вы данные TDR-теста с каждой отгрузкой? ±10% — это целевой показатель для DDR5; ±15% — это допустимый уровень для эпохи DDR3.
2. Вы можете производить печатные платы с двухсторонней отделкой — корпус из ENIG с электролитическим твердым золочением на контактах разъемов?
3. Какова точность позиционирования для ваших DRAM-памяти с шагом 0.75–0.80 мм?
4. У вас есть собственная рентгеновская инспекция? Использование стороннего рентгеновского оборудования означает отсутствие обратной связи в режиме реального времени с процессом сборки.
5. Какова ваша процедура контроля MSL для модулей DDR5 DRAM?
6. Сможете ли вы выполнить весь цикл работ — от изготовления до тестирования модулей — на одном предприятии?

Компания Highleap Electronics предоставляет полный спектр услуг по производству модулей DDR5: изготовление многослойных микросхем с контролируемым импедансом и проверкой методом TDR, двухслойные разъемы с твердым золотым покрытием, сборка BGA-компонентов DRAM с малым шагом выводов, внутренний рентгеновский контроль и функциональное тестирование модулей. Отправьте ваши проектные файлы для получения коммерческого предложения , и мы предоставим подробную смету затрат и сроков выполнения, включая анализ DFM вашей многослойной структуры и спецификации краевых разъемов.