Piirilevyjen sähkönjakeluverkon suunnittelu

Sähkönjakeluverkko (PDN) on infrastruktuuri, joka syöttää vakaan jännitteen jokaiselle piirilevylläsi olevalle integroidulle piirilevylle. PDN:n suunnittelu, joka ylläpitää tavoiteimpedanssin tasavirrasta useisiin satoihin megahertseihin, vaatii systemaattista lähestymistapaa jännitteenmuuntimen valintaan, kondensaattorien mitoitukseen ja tasageometriaan – mitään näistä ei voida tehdä pelkästään intuitiolla.

Sisällysluettelo

1. PDN-arkkitehtuuri ja taajuusalueet
2. Kohdeimpedanssin laskenta
3. VRM-valinta ja kondensaattorin massamitoitus
4. Tasokapasitanssi ja PDN-simulointi
5. PDN-mittaus, validointi ja usein kysytyt kysymykset

Tämä opas kattaa piirilevyjen virranjakeluverkon koko suunnitteluprosessin – impedanssikohteiden määrittämisestä VRM:n valintaan, kondensaattorien mitoitukseen, simulointiin ja jälkivalmistuksen validointiin. Laajemman virransaannin eheyskehyksen, mukaan lukien irtikytkentäsijoittelun ja tasosuunnittelun, löydät piirilevyjen virransaannin eheyssuunnitteluoppaasta.

1. PDN-arkkitehtuuri ja taajuusalueet

Täydellinen PDN-verkko kattaa useita fyysisiä alueita, joista jokainen vaikuttaa induktanssiin, resistanssiin ja kapasitanssiin kokonaisimpedanssissa. Ratkaisevaa on, ettei mikään yksittäinen komponentti tai suunnitteluelementti hallitse impedanssia koko taajuusalueella. Jokaisella alueella on oma hallitseva taajuusalueensa, ja jokainen alue vaatii itsenäistä suunnittelutyötä.

PDN-kaistanleveysvaatimus määräytyy kuorman tuottaman nopeimman virtatransientin mukaan:

f_max = 0.5 / t_nousta
Prosessorille, jonka virrannousuaika on 1 ns: f_max = 500 MHz.
DDR5-muistille 6400 MT/s nopeudella ja 100 ps:n reunataajuudella: f_max ulottuu 5 GHz:iin asti, mikä vaatii huolellista kotelon ja piirin kapasitanssin hallintaa.

Suunnittelutavoitteena on ylläpitää Z < Z _{-tavoite jatkuvasti DC:stä f max} -arvoon asti . Mikä tahansa taajuusväli, jossa PDN-impedanssi ylittää Z- _{tavoitearvon,} on mahdollinen jännitehäviön, värähtelyn tai logiikkavian lähde vastaavalla kytkentätaajuudella.

2. Kohdeimpedanssin laskeminen

Tavoiteimpedanssi on tärkein yksittäinen PDN-suunnitteluspesifikaatio. Se muuntaa jännitteen ripple-toleranssin kvantitatiiviseksi impedanssibudjetiksi, joka jokaisen komponenttivalinnan ja sijoittelupäätöksen on täytettävä.

Z_tavoite = (V_toimittaa × aaltoilu %) / I_huippu
V_toimittaa: nimellissyöttöjännite | ripple%: suurin sallittu ripple-osuus | I_huippu: hetkellinen huippuvirta IC-tietolomakkeesta

Nämä luvut havainnollistavat PDN-vaatimusten äärimmäistä vaihtelua. 0.1 mΩ:n resistanssilla varustettu näytönohjaimen ydinkisko vaatii lähes täydellisen PDN:n – jokaisella loisinduktanssin milliohmilla piirilevypinossa, VRM:n lähtöimpedanssissa tai läpivientimatriisissa on mitattavissa oleva vaikutus. Näiden tavoitteiden saavuttaminen ennen piirtämisen aloittamista estää kalliit uudelleenpinnoitustyöt.

I _-huippu näkyy IC-datakortissa maksimisyöttövirtana, huippukäyttövirtana tai transienttivirran aaltomuotoina sovellusosiossa. FPGA-piirien ja prosessorien osalta valmistajien tehonarviointityökalut (Xilinx Power Estimator, Intel VID) tarjoavat tarkempia arvoja kuin datalehden maksimiarvot. Jos arvoa ei ole saatavilla, mittaa VRM:n lähtövirta virta-anturilla toimivassa järjestelmässä ja lisää 20–30 %:n marginaali pahimman mahdollisen toiminnan varalta.

3. VRM:n valinta ja kondensaattorin massamitoitus

VRM hallitsee PDN-impedanssia tasavirrasta takaisinkytkentäsilmukan kaistanleveyteen. Silmukan kaistanleveyden alapuolella VRM säätelee aktiivisesti lähtöä ja esittää milliohmialueen impedanssin. Jakotaajuudella impedanssi saavuttaa huippunsa – tämä on kriittisin hallittava siirtymä. Silmukan kaistanleveyden yläpuolella VRM:n lähtöimpedanssi kasvaa ja bulkkikondensaattorit ottavat ohjat.

Yli 20–30 A:n suurvirtakiskot vaativat monivaiheisia VRM-konfiguraatioita. Useat vaiheet lomittelevat kytkentäsyklejään, mikä vähentää lähtövirran rippleä kertoimella, joka on yhtä suuri kuin vaiheiden lukumäärä, mahdollistaa pienemmät lähtöinduktorit ja jakaa lämpökuorman useiden teholaitteiden kesken. Tekoälykiihdytinpiirilevyille, jotka vaativat yli 200 A:n virtalähteitä, on vakiona 8–16-vaiheiset VRM-rakenteet.

Kondensaattorin mitoitus

Bulkkikondensaattorit kurovat umpeen impedanssikuilun VRM-silmukan kaistanleveyden ja keraamisen irtikytkentäalueen välillä. Pienin bulkkikapasitanssi, joka estää impedanssin nousemisen Z- _tavoitteen yläpuolelle VRM-jakosuotimessa, on:

C_pääosa = 1 / (2π × f_crossover × Z_tavoite)
Esimerkki: Z_tavoite = 5 mΩ, f_crossover = 200 kHz → C_pääosa = vähintään 159 µF

Suurissa digitaalisissa malleissa suositaan suuria MLCC-matriiseja, koska niillä on yhdistelmä alhainen ESR:ää, alhainen ESL:ää ja vakaa kapasitanssi taajuuden ja lämpötilan suhteen. Useiden MLCC-arvojen rinnakkainen matriisi – esimerkiksi yksi 100 µF rinnan useiden 10 µF:n arvojen kanssa – tarjoaa laajemman tehokkaan irrotuskaistanleveyden kuin yksittäinen suuri kondensaattorityyppi jommallakummalla arvolla yksinään.

4. Tasokasitanssi ja PDN-simulointi

Piirilevyjen kuparitasoilla on hajautunut kapasitanssi vierekkäisten teho- ja maatasojen välillä. Tämä tasokapasitanssi on tehokas yli 100 MHz:n taajuuksilla – juuri siellä, missä erillisistä kondensaattoreista on tullut induktiivisia eivätkä ne enää vaikuta PDN-irtikytkentään.

C_kone = ε₀ × ε_r × A / d
ε₀ = 8.854 × 10⁻¹² F/m | ε_r = 4.3 (FR-4) | A = päällekkäisen tason pinta-ala (m²) | d = dielektrisen kerroksen paksuus (m)
Esimerkki: 100 × 100 mm levy, 4 mil FR-4 GND- ja PWR-tasojen välissä → C_kone ≈ 3.8 nF

Vaikka 3.8 nF on absoluuttisesti pieni, se jakautuu tasaisesti koko piirilevyn alueelle ja sen induktanssi on erittäin alhainen korkeilla taajuuksilla. Tasokasitanssin maksimoimiseksi: käytä 3–4 milin prepregiä GND- ja PWR-tasojen välissä (ei yli 10 milin ydintä); maksimoi päällekkäinen kuparipinta-ala ja vältä tarpeettomia tasokatkaisuja; ja harkitse suuren εr: _n omaavia upotettuja kapasitanssimateriaaleja (kuten Sanmina C-Ply) piirilevyille, joiden Z- _{kohderesistanssi} on alle 5 mΩ yli 100 MHz:n taajuuksilla – nämä materiaalit voivat lisätä tasokasitanssia 100-kertaisesti standardiin FR-4:ään verrattuna.

PDN-simulointimenetelmät

PDN-simulointi varmistaa, että suunniteltu verkko saavuttaa tavoiteimpedanssin ennen valmistusta. Käytännössä käytetään kolmea lähestymistapaa tarkkuuden kasvaessa:

• Taulukkolaskentaan perustuva kokonaismalli: Mallinnaa PDN-segmenttejä sarja-RLC-verkkoina. Nopea ja tunnistaa merkittävät suunnitteluongelmat, mutta jättää huomiotta tasoresonanssit ja spatiaaliset vaikutukset. Paras alustavaan VRM-valintaan ja bulkkikondensaattorien määrän arviointiin.
• S-parametrin PDN-simulointi (Ansys SIwave, Cadence Sigrity, HyperLynx PI): Piirilevytasojen täydellinen sähkömagneettinen simulointi. Taltioi tasoresonanssipiikit, resonanssin vastaiset nollakohdat, tasojakautumisten vaikutuksen ja kondensaattorien sijoituksen optimoinnin. Vaaditaan, kun Z_tavoite on alle 10 mΩ.
• Aikatasoinen simulointi: Käyttää realistisia IC-virtaprofiileja IBIS-tehomalleista tai mitatuista aaltomuodoista. Tarjoaa suoria jännitehäviöiden ennusteita todellisissa kytkentäolosuhteissa. Tarkin menetelmä pahimman mahdollisen merkkilangan analysointiin.

5. PDN-mittaus, validointi ja usein kysytyt kysymykset

Piirilevyn valmistuksen jälkeen tarkista PDN-impedanssi ennen koko järjestelmän kokoonpanoa varmistaaksesi, että laitteistossa saavutetaan simulointitulokset. Simuloinnin ja mittauksen väliset erot johtuvat yleisimmin epätarkoista komponenttimalleista, mallintamattomasta loisinduktanssista läpivienneissä tai liittimissä tai todellisten dielektristen ominaisuuksien siirtämistä tasoresonansseista.

1-porttinen VNA-mittaus

Mittaa S11 mikropiirin virtanastan kohdalta VRM ja erotuskondensaattorit täytettynä ja mikropiiri irrotettuna. S11 muunnetaan impedanssiksi:

Z = Z₀ × (1 + S11) / (1 − S11)
Z₀ = 50 Ω (VNA-portin impedanssi). Jos Z < 100 mΩ, käytä 2-porttista läpivirtausmittausta paremman tarkkuuden saavuttamiseksi pienillä impedanssiarvoilla.

Aika-alueen validointi

Kun järjestelmä on täysin koottu, käytä tehokiskoanturia (vähintään 20 MHz:n kaistanleveys, mieluiten 1 GHz) mikropiirin tehonastassa täydellä kuormituksella. Varmista: huippujen välinen jännitteen rippeli on sallitun rippelibudjetin rajoissa; mikään transienttijännitelasku ei ylitä vähimmäiskäyttöjännitettä; ja kytkentäsäätimen rippelitaajuus on näkyvissä ja odotetun amplitudin rajoissa.

Usein Kysytyt Kysymykset

Mikä aiheuttaa antiresonanssipiikin PDN-impedanssissa?

Antiresonanssipiikki esiintyy, kun yhden kondensaattorityypin impedanssi (josta tulee induktiivinen SRF:nsä yläpuolella) leikkaa seuraavan kondensaattorityypin (edelleen kapasitiivinen) impedanssin. Impedanssit summautuvat tässä leikkauspisteessä kumoutumisen sijaan, mikä luo piikin, joka voi ylittää Z- _tavoitteen . Vaimenna se käyttämällä kondensaattoreita, joilla on hieman eri arvot resonanssitaajuuden levittämiseksi, lisäämällä resistiivisiä vaimennuskondensaattoreita rinnan tai valitsemalla kondensaattorityyppejä, joilla on korkeampi ESR jakotaajuudella.

Voinko käyttää ferriittihelmiä PDN-osien eristämiseen?

Ferriittihelmet sopivat herkkien analogisten tai RF-kiskojen eristämiseen digitaaliselta kytkentäkohinalta yli 10–100 MHz:n taajuuksilla. Älä käytä ferriittihelmiä sarjassa suurvirtaisten digitaalisten syöttöreittien kanssa – niiden impedanssi aiheuttaa merkittävän jännitehäviön kuormituksen alaisena, ja epälineaarinen käyttäytyminen voi aiheuttaa VRM:n epävakautta.

Kuinka monta VRM-vaihetta tarvitsen?

Yleinen ohjearvo on 10–15 A vaihetta kohden vakiomuotoisille integroiduille FET VRM -malleille. 60 A:n CPU-kiskolle käytetään 4–6 vaihetta. GPU- tai tekoälykiihdytinkiskoille, joiden virrankulutus on yli 200 A, tyypillinen virtamäärä on 12–16. Useampi vaihe vähentää lähtöaaltoilua, mahdollistaa pienemmät induktorit ja parantaa transienttivasteen kaistanleveyttä suuremman ohjain- ja FET-määrän kustannuksella.

Katso aiheeseen liittyviä tehon eheysaiheita oppaistamme, jotka käsittelevät irrotuskondensaattorien sijoittelua , tehotasosuunnittelutekniikoita , samanaikaisen kytkentäkohinan vähentämistä ja monikerroksisten piirilevyjen pinoamissuunnittelua . Highleap Electronics tarjoaa PDN-suunnittelun tarkastuksia ja nopeaa piirilevyjen valmistusta. Pyydä tarjous projektiisi.