แนวทาง HDI PCB สำหรับเมนบอร์ดเซิร์ฟเวอร์

เกณฑ์การยอมรับ HDI สำหรับเมนบอร์ดเซิร์ฟเวอร์

สร้างเมนบอร์ดเซิร์ฟเวอร์: ตัวอย่างการจัดเรียงชั้น HDI , กฎไมโครเวีย/VIPPO, วัสดุ, การตรวจสอบความต้านทาน และเคล็ดลับ DFM เพื่อลดต้นทุนและระยะเวลาในการผลิต เมนบอร์ดเซิร์ฟเวอร์และบอร์ดเร่งความเร็ว AI ผลักดันความหนาแน่น แบนด์วิดท์ และพลังงานให้เหนือกว่าการออกแบบมาตรฐาน HDI มีความเหมาะสมเมื่อ:

• แพ็คเกจเสียงละเอียด ครอบงำ (ซ็อกเก็ต CPU, ชิปเซ็ต, BMC, รีไทเมอร์; BGA ที่ ≤ 0.5 มม. ลงเหลือ 0.3–0.4 มม. ด้วย VIPPO)
• ผ้าความเร็วสูง (PCIe Gen5/6, CXL, NVLink/PCIe retimers) ต้องใช้การเปลี่ยนแนวตั้งระยะสั้นและสตับน้อยที่สุด
• โทโพโลยีหน่วยความจำ (DDR5 RDIMM/LRDIMM, เมซซานีน/โมดูล HBM) ต้องมีการควบคุมอิมพีแดนซ์และความเอียงอย่างเข้มงวด
• แรงกดดันในการหลบหนี I/O รอบๆ รอยเท้าของ CPU/GPU มิฉะนั้นจะระเบิดจำนวนชั้นหรือบังคับให้ต้องเจาะกลับอย่างหนัก
• ข้อจำกัดทางกลไก (โครงร่างการ์ด EEB/CEB/เซิร์ฟเวอร์, ช่องกั้น, แผ่นระบายความร้อน, ตัวเสริมความแข็ง) จำกัดช่องทางการกำหนดเส้นทาง

จากเกณฑ์การนำ HDI มาใช้จนถึงตัวเลือก Stackup สำหรับเมนบอร์ดเซิร์ฟเวอร์

คุณได้กำหนดไว้แล้วว่าทำไมจึงจำเป็นต้องใช้ HDI ส่วนนี้จะนำเกณฑ์เหล่านั้นไปใช้กับวิธีการกำหนดค่าสแต็กอัป เช่น ความหนาแน่นของเส้นทาง SI/PI ความน่าเชื่อถือ และการจัดแนวแอสเซมบลี

อินพุตการออกแบบ → สิ่งที่พวกเขาขับเคลื่อนในสแต็กอัป

• ความหนาแน่นของสนาม BGA และ I/O → ลำดับ HDI (ชั้น µvia ด้านนอกก่อน) กลยุทธ์แบบสลับกับแบบซ้อนกัน ขอบเขต VIPPO เป้าหมายวงแหวน และการนับรอบการเคลือบ
• ผ้าความเร็วสูง (PCIe Gen5/6, CXL, รีไทเมอร์) → การเปลี่ยนแปลง µvia ของชั้นนอกเพื่อลดการเกิดสตับ การเลือกคลาสการสูญเสียไดอิเล็กตริก การอยู่ติดกันของระนาบที่แน่นหนา และค่าตกค้างจากการเจาะกลับที่ควบคุมได้
• โทโพโลยีหน่วยความจำ (โมดูล DDR5 RDIMM/LRDIMM, HBM) → ตัวเลือกกระจกกระจาย ตัวเลือกขั้นไดอิเล็กทริก การควบคุมการเอียง และกลยุทธ์คูปองโดยโทโพโลยี
• พลังงานและความร้อน → การแบ่งโซนน้ำหนักทองแดง ผ่านฟาร์ม/อาร์เรย์ความร้อน ทองแดงสมมาตรเพื่อบรรจุแผงโก่ง เป้าหมายโค้ง/บิด
• ซองกลไก (EEB/CEB, แผ่นระบายความร้อน, ตัวเสริมความแข็ง) → ความพร้อมใช้งานของช่องทางการกำหนดเส้นทาง การจัดทำงบประมาณแบบเลเยอร์ การขับเคลื่อนโดยการวางแผน
• การประกอบและทดสอบ → ระนาบ VIPPO กฎสเตนซิลสำหรับระยะพิทช์ 01005/0.3 มม. หน้าต่างเอ็กซ์เรย์ การเข้าถึง ICT/การสแกนขอบเขต

การคัดเลือกเชิงปฏิบัติ

1. แก้ไขสนาม BGA และรูปแบบการหลบหนีรอบ ๆ รอยเท้า CPU/GPU/ASIC
2. เลือกลำดับ HDI ต่ำสุดที่หลุดรอดได้อย่างชัดเจนโดยใช้ µvias แบบสลับกันทุกที่ที่เป็นไปได้
3. ล็อคกลุ่มไดอิเล็กทริกเดี่ยวต่อแผงและเป้าหมายค่าอิมพีแดนซ์ของคุณ ความกว้าง/ช่องว่างแบบย้อนกลับพร้อมค่าเผื่อการชุบชั้นนอก
4. ปรับสมดุลทองแดงและยืนยันรอบการเคลือบ เพิ่ม µvias แบบซ้อนกันเมื่อการกำหนดเส้นทางพิสูจน์ว่าจำเป็นเท่านั้น
5. กำหนดข้อมูลจำเพาะการเติม/ระนาบ VIPPO วางคูปองค่าอิมพีแดนซ์และภูมิภาคตัวอย่างเอ็กซ์เรย์
6. รัน FA ด้วยค่าอิมพีแดนซ์ + ไมโครเซคชั่น ปรับแต่งไดอิเล็กทริกเล็กน้อย จากนั้นหยุดการทำงานของการผลิตจำนวนมาก

ผลลัพธ์ทั่วไปสำหรับเมนบอร์ดเซิร์ฟเวอร์

• ฐานบอร์ดแบบกระแสหลัก: ลำดับ HDI ต่ำถึงกลาง; ไมโครเวียชั้นนอก, โครงสร้างฝังที่จำกัด; วงจรแลมน้อยที่สุด การออกแบบเหล่านี้มักเป็นรากฐานสำหรับ การประกอบแผงวงจรพิมพ์เมนบอร์ดเซิร์ฟเวอร์ โครงการ
• ผู้ให้บริการ GPU/ตัวเร่งความเร็วแบบหนาแน่น: VIPPO ภายใต้ BGA แบบพิทช์ละเอียด, vias แบบฝังที่เลือกสรร, ลำดับ HDI กลางพร้อมสมดุลทองแดงที่ระมัดระวัง รูปแบบดังกล่าวมีความเกี่ยวข้องมากขึ้นสำหรับ เมนบอร์ด AIซึ่งผ้าความเร็วสูงและการจัดเส้นทางที่แน่นหนาเป็นจุดเด่น
• บอร์ดคลาส OAM/SXM: ความหนาแน่นของ I/O สูงสุด ลำดับ HDI ที่สูงขึ้น การควบคุมกระบวนการและระนาบที่เข้มงวด ความไวต่อต้นทุนแบบไม่เชิงเส้น การกำหนดค่าที่ล้ำสมัยเหล่านี้สอดคล้องกับ การผลิต PCB ฮาร์ดแวร์คอมพิวเตอร์ AI ความต้องการ

แนวทาง HDI DFM สำหรับเมนบอร์ดเซิร์ฟเวอร์: จากตัวอย่างสู่การผลิต

เมื่อพิจารณาจากตัวอย่างการจัดเรียงชั้น PCB ของ HDIสำหรับเมนบอร์ดเซิร์ฟเวอร์แล้ว ขั้นตอนต่อไปคือการแปลงภาพเหล่านั้นให้เป็นโครงสร้างที่สามารถสร้างได้จริง ซึ่งตรงตามเป้าหมายด้านต้นทุน ผลผลิต และระยะเวลานำส่ง ใช้กฎ DFM ต่อไปนี้เพื่อให้การผลิตอยู่ในช่วงเวลาที่เหมาะสม

การกำหนดเส้นทางและขนาดคุณลักษณะ

• ร่องรอย/ช่องว่าง (ภายนอก/ภายใน): โดยทั่วไปจะอยู่ที่ 75/75 µm หากตั้งเป้าไว้ที่ 60/60 µm ให้ยืนยันความหนาและอิมพีแดนซ์ของทองแดง เพื่อไม่ให้ขอบการชุบเปลี่ยนค่า SI
• ไมโครเวียเลเซอร์: เส้นผ่านศูนย์กลาง 75–100 µm อัตราส่วนภาพ ≤ 1:1 วงแหวนวงแหวน ≥ 50–60 µm เพื่อความน่าเชื่อถือและผลผลิตการชุบ
• สลับกับซ้อนกัน: ชอบ เดินโซเซ ไมโครเวีย หากไม่สามารถวางซ้อนกันได้ ให้จำกัดการวางซ้อนกันไม่เกิน 2 คู่ต่อด้าน
• มิกซ์แบบตาบอด/ฝัง: ลดจำนวนการเคลือบให้เหลือน้อยที่สุด โครงสร้าง 1+N+1 มักจะมีประสิทธิภาพเหนือกว่า 2+N+2 สำหรับเมนบอร์ดเซิร์ฟเวอร์ในด้านต้นทุนและกำหนดเวลา
• เจาะถึงทองแดง (ชั้นใน): ≥ 200 µm เพื่อลดความเสี่ยง CAF และความไวต่อการเคลื่อนที่ของสว่าน

VIPPO, หน้ากากประสาน และแผง

• VIPPO (ผ่านแผ่น, ชุบทับ): ระบุ IPC-4761 ประเภท VII, วัสดุเติม, เปอร์เซ็นต์การเติมขั้นต่ำ และความหนาของแผ่นปิดด้านบน กำหนดเป้าหมายความเรียบล่วงหน้า
• มาส์ก BGA แบบพิทช์ละเอียด: สำหรับการหลบหนีที่ไม่ใช่ VIPPO ให้รักษาระยะห่างของแผ่นกั้นหน้ากาก ≥ 80–100 µm เพื่อป้องกันการรั่วไหลของตะกั่ว
• สมดุลของทองแดง: รักษาความสมมาตรและเพิ่มการโจรกรรมในพื้นที่ครอบคลุม > 60% เพื่อควบคุมการโก่งตัวบนฐานบอร์ดขนาดใหญ่
• การแบ่งกลุ่ม: ใช้ขนาด 18″×24″ หรือ 21″×24″ และเก็บเรซินตระกูลเดียวต่อแผงเพื่อรักษาเสถียรภาพของค่าอิมพีแดนซ์และผลผลิต

คันโยกต้นทุนหลักและระยะเวลาดำเนินการ

• รอบการเคลือบ: ปัจจัยขับเคลื่อนที่สำคัญที่สุด—เลือกลำดับ HDI ต่ำสุดที่หลุดรอด BGA ของคุณไปได้อย่างชัดเจน
• จำนวนไมโครเวียและความสูงของกอง: สนับสนุนการสลับเพื่อปกป้องผลผลิตการชุบและเวลาในรอบ
• ระบบวัสดุ: การใช้เรซินหนึ่งตระกูลต่อแผงจะช่วยลดความแปรปรวนและทำให้การรับรองคุณสมบัติง่ายขึ้น
• พื้นผิว: ENIG / ENEPIG / OSP—เลือกสำหรับการไหลของการประกอบและจำนวนการไหลซ้ำ
• ความคลาดเคลื่อน: ความต้านทานที่แน่น ความหนา และข้อกำหนดการบิดเบี้ยวจะเพิ่มเวลาและต้นทุนของกระบวนการ ดังนั้นให้ยึดไว้เฉพาะในจุดที่สำคัญเท่านั้น

Highleap Electronics ช่วยทีมเมนบอร์ดเซิร์ฟเวอร์ได้อย่างไร

• การออกแบบร่วมของ Stackup: แปลตัวอย่างการจัดวางของคุณให้เป็นโครงสร้างที่สามารถผลิตได้โดยใช้วัสดุที่ได้รับการยืนยัน ขั้นตอนทางไฟฟ้า และค่าเผื่อการชุบ
• เครื่องหมายปิดอิมพีแดนซ์: จัดทำการออกแบบคูปองและแบนด์การยอมรับ รัน FA ด้วยค่าอิมพีแดนซ์และไมโครเซกชันก่อนการผลิตจำนวนมาก
• VIPPO และผ่านคุณภาพ: กำหนดข้อมูลจำเพาะของการเติม/ความเรียบ การสุ่มตัวอย่างรังสีเอกซ์ และเกณฑ์ช่องว่างเพื่อปกป้องผลผลิต BGA
• DFM ตามความเสี่ยง: ส่งมอบรายการจัดอันดับ (SI/PI, การบิดเบือน, การเจาะเพื่อทองแดง, กลยุทธ์คณะกรรมการ) พร้อมการบรรเทาผลกระทบในทางปฏิบัติ
• สร้างตัวเลือก: ต้นแบบ นักบิน และ PCB HDI แบบปริมาณ + PCBA แบบเบ็ดเสร็จสำหรับเมนบอร์ดเซิร์ฟเวอร์และการ์ดที่เกี่ยวข้อง (OCP NIC, ไรเซอร์ PCIe, แบ็คเพลน NVMe)

พร้อมให้เราตรวจสอบแบบของคุณแล้วหรือยัง?ส่งข้อมูลค่าความต้านทานเป้าหมาย วัสดุที่ต้องการ และข้อมูลการผลิต (Gerber/ODB++/IPC-2581) มาให้ เราจะส่งข้อเสนอการจัดเรียงชั้นวัสดุ บันทึก DFM และข้อแลกเปลี่ยนที่ชัดเจนกลับไปให้คุณ โดยคำนึงถึงความต้องการของวิศวกรเป็นหลัก พร้อมสำหรับการผลิตจริง

การเลือกวัสดุและการควบคุมอิมพีแดนซ์สำหรับ PCB HDI ของเมนบอร์ดเซิร์ฟเวอร์

เลือกระบบไดอิเล็กตริกสำหรับอัตราข้อมูลเป้าหมายและโปรไฟล์ความร้อน จากนั้นล็อคอิมพีแดนซ์ด้วยคูปองก่อนบทความแรก

กลยุทธ์ด้านวัสดุ

• อัตราข้อมูล: NRZ 10–28 Gbps สามารถรองรับ FR-4+ ที่มีการสูญเสียต่ำได้ ส่วน ≥ 28 Gbps หรือ PAM4 โดยทั่วไปต้องใช้ระบบเรซินที่มีการสูญเสียปานกลาง/ต่ำ
• กระจกและเรซิน: แบบจำลอง Dk/Df สไตล์แก้ว ปริมาณเรซิน และความหยาบของทองแดง พิจารณาการกระจายแก้วหรือเส้นทางตามความเอียงเพื่อลดการเอียงที่เกิดจากการทอบน DDR5
• ความทนทานต่อความร้อน: ใช้ไดอิเล็กตริกที่มีค่า Tg สูง (≥ 170 °C) และค่า CTE ต่ำ สำหรับการรีโฟลว์หลายครั้งและแรงกระแทกจากความร้อนซึ่งมักพบในการประกอบเมนบอร์ดเซิร์ฟเวอร์
• การปฏิบัติตามและความน่าเชื่อถือ: หากจำเป็นต้องมีข้อจำกัดแบบปลอดฮาโลเจน แบบมีผงดีบุก หรือแบบ CAF โปรดระบุวิธีการทดสอบและเกณฑ์ในข้อกำหนด

กระแสการลงนามออกอิมพีแดนซ์

1. จัดทำตารางค่าอิมพีแดนซ์เป้าหมาย (เช่น 50 Ω SE / 100 Ω Diff, ±10%) พร้อมด้วยโทโพโลยีระนาบอ้างอิงที่ตั้งใจไว้ต่อชั้น
2. รับการจัดเรียงผู้สมัครพร้อมความกว้าง/ช่องว่างที่แก้ไขย้อนหลังและค่าเผื่อการชุบชั้นนอก
3. ร่วมกันแช่แข็งความหนาของทองแดงสำเร็จรูป ความคลาดเคลื่อนของฉนวนไฟฟ้า การออกแบบ/การวางคูปอง และแถบการยอมรับ
4. รันอิมพีแดนซ์และส่วนไมโครของบทความแรก ทำการปรับเปลี่ยนเล็กน้อยหากจำเป็น จากนั้นล็อกสแต็กการผลิตจำนวนมาก

หมายเหตุพร้อมคัดลอกสำหรับเมนบอร์ดเซิร์ฟเวอร์

อิมพีแดนซ์ที่ควบคุมได้: ความแตกต่างระหว่าง 50 Ω SE / 100 Ω (±10%) ใช้ชุดสะสมที่ได้รับการยืนยันจากซัพพลายเออร์และคูปองมาตรฐาน ความกว้างของชั้นนอกรวมค่าเผื่อการชุบแล้ว
วัสดุ: ตระกูลเดียวที่มีการสูญเสียต่ำในวัสดุไดอิเล็กทริกทั้งหมด รูปแบบแก้วและปริมาณเรซินที่สม่ำเสมอเพื่อรักษา Dk/Df ให้คงที่ ไม่อนุญาตให้ผสมข้ามตระกูล

Microvias, VIPPO และ Assembly ร่วมออกแบบเมนบอร์ดเซิร์ฟเวอร์

ความน่าเชื่อถือบนเมนบอร์ดเซิร์ฟเวอร์ขึ้นอยู่กับโครงสร้าง การเติม/ความเรียบ และโปรไฟล์การรีโฟลว์ ถือเป็นวงจรปิดเดียวกัน

ผ่านคุณภาพและความเรียบ

• ผ่านคุณภาพการเติม: กำหนดประเภทการเติม เปอร์เซ็นต์การเติมขั้นต่ำ และการปรับระนาบ/แผ่นทับ (เช่น ≥ 20 µm) ในหมายเหตุการผลิต
• ระนาบ VIPPO: ขับเคลื่อนการทำให้เปียกและการเกิดช่องว่างของ BGA รวมถึงการสุ่มตัวอย่างรังสีเอกซ์และการประเมินช่องว่างใน FA (เป้าหมาย < 10–15%)
• โหมดความล้มเหลวที่ทราบ: การแตกร้าวของหัวเข่า Microvia การหดตัวของเรซิน และการอพยพด้วยไฟฟ้าที่จุดเปลี่ยน ตรวจสอบความถูกต้องด้วยการไหลซ้ำหลายครั้ง (เช่น 6× @ 260 °C) และ IST/การช็อกความร้อนตามที่กำหนด

รายการตรวจสอบความร่วมมือในการประกอบ

• โปรไฟล์รีโฟลว์: ปรับให้สอดคล้องกับเคมี Tg/CTE และ VIPPO หลีกเลี่ยงอุณหภูมิสูงสุด/TAL ที่มากเกินไปซึ่งจะเพิ่มความเครียดของโลหะ-เรซิน
• BGA หลบหนี: ควรเลือกใช้ VIPPO มิฉะนั้น ให้จัดการเขื่อน/หน้าต่างแบบหน้ากากประสานเพื่อป้องกันการซึมของน้ำบนพิทช์ละเอียด
• การควบคุมการบิดเบี้ยว: การซ้อนแบบสมมาตร ความสมดุลของทองแดง และเครื่องมือ/การรองรับที่เหมาะสม ตั้งค่าสเปกการโก่งตัวของแผง (เช่น ≤ 0.7%)
• ความพร้อมของคุณสมบัติที่ดี: สำหรับ BGA ที่มีระยะห่าง 01005 หรือ 0.3 มม. ให้ประสานรูรับแสงสเตนซิล ความคลาดเคลื่อน และการปรับลด/เพิ่มระดับในพื้นที่
• พื้นผิว: ENIG สำหรับการบัดกรีแบบละเอียดทั่วไป; ENEPIG สำหรับการบัดกรีแบบผสม/การเชื่อมด้วยลวด; OSP ประหยัดแต่ไวต่อการวัดการรีโฟลว์; ImmAg/ImmSn ต้องมีการจัดเก็บและควบคุมกำมะถัน/ผงดีบุก

รายการตรวจสอบแพ็คเกจ RFQ เมนบอร์ดเซิร์ฟเวอร์

• Gerber / ODB++ / IPC-2581 (ควรใช้ ODB++ หรือ IPC-2581)
• ตารางการซ้อน (ยี่ห้อ/รุ่น, ความหนาของฉนวนไฟฟ้า, น้ำหนักทองแดง)
• เป้าหมายอิมพีแดนซ์และข้อกำหนดคูปอง
• แผนภูมิการเจาะ (เลเซอร์/กลไก, VIPPO, เจาะด้านหลัง, ฝัง)
• เสร็จสิ้น, หน้ากากประสาน/คำอธิบาย, ระดับการติดไฟ
• กฎการแบ่งแผงและการแยกแผง (การตัดแบบ V/การไล่ระดับแถบ) ความคลาดเคลื่อนของโครงร่างที่สำคัญ
• สำหรับ PCBA: BOM, จุดศูนย์กลาง (XYRS), การนำทางสเตนซิล, โปรไฟล์รีโฟลว์เป้าหมาย

พร้อมเริ่มการผลิตแล้วหรือยัง?แชร์รายละเอียดโครงสร้างที่คุณต้องการ เป้าหมายด้านอิมพีแดนซ์ และข้อมูลการผลิต Highleap Electronics จะส่งข้อเสนอที่สามารถนำไปผลิตได้จริง รายการความเสี่ยงด้าน DFM/SI/PI ที่จัดลำดับไว้ และตัวเลือกที่ชัดเจนเกี่ยวกับพื้นผิว รอบการเคลือบ และวัสดุต่างๆ โดยคำนึงถึงความต้องการของวิศวกรเป็นหลัก พร้อมสำหรับการผลิตจริง

สิ่งที่เราทำสำหรับเมนบอร์ดเซิร์ฟเวอร์

1) สถาปัตยกรรมและการออกแบบร่วมกันแบบ Stackup

• การจัดเรียง HDI จากลำดับที่ 1 ถึง 8 ที่จับคู่กับสนาม BGA ความหนาแน่นของเส้นทาง และงบประมาณ
• การวางแผนอิมพีแดนซ์สำหรับ PCIe Gen5/6, CXL, DDR5 และเชนรีไทม์ รวมถึงกลยุทธ์ระนาบและความต่อเนื่องของเส้นทางกลับ
• การออกแบบและการจัดวางคูปองสำหรับการลงนามควบคุมค่าอิมพีแดนซ์ คำแนะนำเกี่ยวกับการบรรเทาการทอด้วยแก้วและความสมดุลของทองแดง
• การวิเคราะห์การแลกเปลี่ยนระหว่างการเจาะย้อนกลับกับ HDI เพื่อลดการเกิดตอและรอบการเคลือบ

2) การตรวจสอบ DFM พร้อมทะเบียนความเสี่ยงแบบจัดอันดับ

• เส้น/พื้นที่ อัตราส่วนภาพไมโครเวีย กลยุทธ์แบบซ้อนกับแบบสลับ ข้อกำหนด VIPPO การเจาะเพื่อทองแดง และกฎหน้ากากใกล้กับ BGA แบบพิทช์ละเอียด
• รายการที่จัดอันดับความรุนแรง (ผลกระทบ สาเหตุหลัก การแก้ไข) เพื่อให้ทีมเค้าโครงของคุณทราบแน่ชัดว่าต้องเปลี่ยนแปลงอะไรและเพราะเหตุใด ก่อนที่จะสร้างต้นแบบ

3) กลยุทธ์ด้านวัสดุและการตกแต่ง

• การเลือกใช้เรซินที่มีการสูญเสียต่ำไปจนถึงการสูญเสียต่ำพิเศษโดยพิจารณาจากอัตราข้อมูล โปรไฟล์ความร้อน และความเสี่ยงในการจัดหา
• กลุ่มเรซินเดี่ยวต่อแผงที่เป็นไปได้เพื่อรักษาเสถียรภาพของค่าอิมพีแดนซ์และผลผลิต
• การแลกเปลี่ยนขั้นสุดท้าย (ENIG / ENEPIG / OSP / ImmAg / ImmSn) ที่สอดคล้องกับการไหลของการประกอบและจำนวนการไหลซ้ำ

4) NPI, FA และการสร้างแบบนำร่อง

• บทความแรกที่มีการวัดค่าอิมพีแดนซ์และไมโครเซกชัน การสุ่มตัวอย่างรังสีเอกซ์ของ VIPPO และบริเวณ BGA แบบพิทช์ละเอียด
• ตัวเลือก DOE สำหรับการเติมผ่าน/ความเรียบ การควบคุมการบิดเบี้ยว และพารามิเตอร์สเตนซิล/การไหลซ้ำบนระยะห่าง 01005 / 0.3 มม.
• การตรวจสอบความน่าเชื่อถือได้รับการประสานงานตามความจำเป็น (เช่น การเปลี่ยนแปลงอุณหภูมิ IST) โดยมีเกณฑ์การยอมรับที่ชัดเจน

5) แผงวงจร PCBA แบบครบวงจรสำหรับโปรแกรมเซิร์ฟเวอร์

• การออกแบบสเตนซิล (ช่องรับแสง, การเพิ่ม/ลดระดับ), โปรไฟล์รีโฟลว์ที่ตรงกับ Tg/CTE และเคมี VIPPO
• SPI, AOI, X-ray, โพรบบิน/ICT ในกรณีที่ใช้ได้ การรวมโซ่การสแกนขอบเขต/JTAG และการทำงานร่วมกันของสายรัดฟังก์ชันพื้นฐาน
• ความสามารถในการทำงานซ้ำบน BGA แบบพิทช์ละเอียดและ CPU/ASIC ขนาดใหญ่ การกำหนดหมายเลขซีเรียล/การตรวจสอบย้อนกลับ และการจัดทำเอกสารในระดับล็อต

6) บอร์ดที่เกี่ยวข้องในโปรแกรมเดียวกัน

• แบ็คเพลน (NVMe/SAS/SATA), การ์ดไรเซอร์/รีไทม์ PCIe, การ์ด OCP NIC/mezz, บอร์ดจ่ายไฟ, บอร์ดควบคุมและจัดการพัดลม, แผงวงจร I/O ที่แผงด้านหน้า สิ่งเหล่านี้มักเป็นส่วนหนึ่งของระบบที่ใหญ่กว่า การผลิต PCB ของเซิร์ฟเวอร์ โปรแกรม
• หากเป็นไปได้ ให้จัดเรียงสแตก/กลุ่มวัสดุทั่วทั้งบอร์ดเหล่านี้เพื่อลดความซับซ้อนในการควบคุมค่าอิมพีแดนซ์ คูปอง การจัดหา และคุณสมบัติ

7) การสนับสนุนห่วงโซ่อุปทานและวงจรชีวิต

• ความเป็นไปได้และทางเลือกของ BOM การจัดตำแหน่ง AVL การเรียกความเสี่ยง LTB/EOL และข้อเสนอแหล่งที่สอง
• แพ็คเอกสารระดับล็อต (ข้อมูลวัสดุ ผลการทดสอบ นักเดินทาง) และการสนับสนุน FA สำหรับการส่งคืนภาคสนามใดๆ

8) สร้างตามเกณฑ์การยอมรับของคุณ

• เราผลิตตามมาตรฐานและเกณฑ์การยอมรับที่ลูกค้ากำหนด (เช่น IPC-A-600/610 Class 2/3 เมื่อระบุไว้) โดยมีข้อมูลการวัดแนบมากับสินค้าชิ้นแรก สำหรับการใช้งานที่เน้นประสิทธิภาพ แนวทางนี้สอดคล้องอย่างใกล้ชิดกับ การผลิต PCB การประมวลผลประสิทธิภาพสูง และ การผลิต PCB ของ GPU.