Керівництво з виготовлення друкованих плат модуля DDR5

DDR5 – це стандарт пам'яті, який буде використовуватися на серверних платформах, робочих станціях зі штучним інтелектом та високопродуктивних споживчих системах 2024–2025 років. Для інженерів-апаратів та команд закупівель, які шукають друковані плати модулів пам'яті DDR5 — чи то для виробництва фірмових DIMM, постачання OEM-виробникам серверів, чи то для промислової пам'яті на замовлення — вимоги до виробництва значно суворіші, ніж для DDR4. Швидкість сигналу починається від 4800 МТ/с і досягає 7200 МТ/с у виробництві, у поєднанні з регулюванням PMIC на модулях та жорсткішими вікнами імпедансу означає, що цех з виробництва друкованих плат загального призначення вироблятиме модулі, які не пройдуть перевірку цілісності сигналу, ще до того, як потраплять до лабораторії відповідності JEDEC.

Зверніться до служби інженерної підтримки

---

1. Чому друковані плати модулів DDR5 вимагають спеціалізованого виробника

1.1 Структурні зміни від DDR4 до DDR5

DDR5 запровадила кілька архітектурних змін, які безпосередньо впливають на проектування та виготовлення друкованих плат:

• Намодульний PMIC: DDR5 переносить регулювання VDD та VDDQ на сам DIMM. PMIC виконує локальне регулювання, вимагаючи від друкованої плати переносити більші перехідні струми, що створює вимоги до тепла та ваги міді, яких DDR4 ніколи не висувала.
• Шина CA "точка-точка": DDR5 замінює спільну топологію команд/адрес DDR4 на індивідуальну маршрутизацію "точка-точка" до кожного пристрою DRAM, збільшуючи щільність маршрутизації та вимагаючи індивідуального узгодження довжини для кожного пристрою.
• Менші часові межі: При швидкості 6400 МТ/с час передачі даних DDR5 становить приблизно 156 пс — що вдвічі менше, ніж у DDR4-3200. Будь-яка невідповідність імпедансу, перехресні перешкоди або помилка довжини, що виникають на друкованій платі, безпосередньо споживають цей бюджет.

Виробники, які регулярно створюють багатошарові друковані плати високої щільності з жорстким діелектричним контролем, мають кращі можливості для забезпечення вимог до геометрії трас DDR5 на всій виробничій панелі, а не лише на прототипі.

1.2 Ключові групи сигналів на модулі DDR5

• DQ/DQS: Цілісність шини даних визначає стабільну пропускну здатність читання/запису та рівень помилок за теплового навантаження
• Диференціальний тактовий генератор CK_t/CK_c: Одна пара тактових частот керує всією DRAM на модулі; будь-який розрив поширює джиттер на кожен пристрій
• Автобус Каліфорнії: Маршрутизація "точка-точка" означає, що сигнали CA до кожної DRAM повинні бути індивідуально узгоджені за довжиною.
• Маршрутизація живлення PMIC: Низькоомні площини VDD/VDDQ повинні забезпечувати чисту напругу шини під час перехідних процесів навантаження 10–50 А.

---

2. Специфікації стеку шарів та контрольованого імпедансу

2.1 Типовий 8-шаровий стек UDIMM

L1 — Верхній сигнал: маршрутизація DQ, розгалуження BGA, контактні площадки PMIC L2 — Площина GND: опорний сигнал для сигнального рівня L1 L3 — Сигнал: шина CA, допоміжні сигнали L4 — Площина VDD/VDDQ: розподіл живлення L5 — Площина GND: опорний сигнал для сигнального рівня L6 L6 — Сигнал: маршрутизація CK, RAS/CAS L7 — Площина GND: забезпечення безперервності зворотного шляху L8 — Нижній сигнал: маршрутизація DQ, контактні площадки пасивних компонентів

Симетричне розташування GND-сигнал-GND на зовнішніх шарах є стандартною практикою. Виробник, який не може утримувати товщину внутрішнього діелектрика на рівні ±10% по всій виробничій панелі, постачатиме плати зі змінним імпедансом, що проявляється як випадкові помилки пам'яті під навантаженням, а не як передбачуваний збій. Для виробництва DDR5 виготовлення з контрольованим імпедансом з перевіркою купона TDR на кожній панелі не підлягає обговоренню.

2.2 Цільові значення імпедансу

2.3 Мінімальні параметри виготовлення

• Мінімальна ширина траєкторії: 75 мкм (3 міл) для трасування DQ поблизу BGA x8 DRAM
• Мінімальний діаметр свердла: 0.20 мм для сигнальних отворів; Лазер 0.15 мм для варіантів HDI RDIMM/LRDIMM
• Реєстрація шар за шаром: ±0.075 мм або краще для 8-шарових плат
• Базовий матеріал: Високотемпературний FR-4 (Tg ≥ 150°C); Shengyi S1000H або еквівалентний безгалогенний для безсвинцевого монтажу

---

3. Роз'єм із золотим краєм пальця: вимоги JEDEC MO-002

3.1 Чому потрібне тверде золото, а не ENIG

Кожен модуль DIMM DDR5 має 288-контактний роз'єм на краю, що відповідає стандарту JEDEC MO-002. Контакти повинні бути виготовлені з твердого золота (електролітичного нікель-золота) : нікелева підкладка 3–5 мкм, золото 0.76–1.27 мкм. М'яке золото ENIG (іммерсійне золото, зазвичай 0.05–0.15 мкм) швидко зношується при багаторазовому вставленні в слоти та нарощує контактний опір протягом 10–20 циклів. Цех з виробництва плат без процесу подвійного оздоблення (корпус ENIG + електролітичне тверде золото на пальцях) не може виробляти модулі DDR5, сумісні з JEDEC.

Додаткові вимоги до розмірів:

• Кут фаски: Фаска 45° на нижньому краї, регульована до ±2°
• Положення слота для ключа: В межах ±0.10 мм від креслення JEDEC MO-002 — вони фрезеровані на станках з ЧПК, не мають надрізів
• Зазор паяльної маски: Маска не зачіпає золоту контактну поверхню

3.2 Поширені дефекти золотих пальців, на які слід звернути увагу

• Замикання паяльної маски на контактних пальцях → провал контактного опору
• Недостатня товщина золота (< 0.5 мкм) → не проходить випробування на термін служби циклу вставки
• Відсутній або неправильно розташований слот для ключа → фізично несумісний зі слотом DDR5
• Неправильна фаска → механічне напруження на краю друкованої плати під час вставки

---

4. SMT-складання для корпусів DDR5 DRAM та PMIC

4.1 Специфікація матеріалів для стандартного модуля DDR5 UDIMM

• 8–16× пристрої DRAM: Корпуси FBGA-78 (x8) або FBGA-96 (x4) з кроком 0.75–0.80 мм (серії Samsung K4RAH, SK Hynix H5C, Micron MT60B)
• 1× PMIC: Обробка корпусів BGA або QFN, регулювання VDD/VDDQ (наприклад, Renesas RAA229004, MPS MP2925)
• 1× SPD-концентратор: Концентратор виявлення послідовного порту з інтерфейсом I3C (SPD5118 або сумісний)
• Пасивні властивості: Роздільні конденсатори 0201 та 01005, послідовні резистори, кінцеві мережі

Щільність пасивних компонентів у модулі DDR5 UDIMM, зокрема розв'язувачів 01005, вимагає лінії поверхневого монтажу, обладнаної для розміщення компонентів розміром до міліметра, а не типової виробничої установки середнього класу.

4.2 Чутливість до вологи та вимоги до паяння

Корпуси DDR5 DRAM мають рейтинг MSL-3 : 168 годин терміну служби при температурі ≤30°C/60% відносної вологості після відкриття сухої упаковки. Якщо термін служби перевищено, необхідне випалювання при температурі 125°C протягом 24 годин. Складальні лінії без документально підтвердженого контролю MSL виробляють плати з прихованими дефектами, що утворюють попкорн, які проявляються під час використання в польових умовах, а не під час остаточного випробування.

Цілі профілю оплавлення для SAC305:

• Пікова температура: 245–255°C
• Час над ліквідусом (TAL): 45–60 секунд
• Швидкість нарощування: ≤ 2°C/с для попереднього нагрівання, ≤ 3°C/с для нарощування до піку
• Охолодження: ≤ 4°C/с (контрольоване охолодження запобігає пошкодженню мікроструктури паяного з'єднання)

4.3 Точність розміщення BGA

Для корпусів FBGA з кроком 0.75–0.80 мм потрібна точність встановлення ±25 мкм (3σ) . Машини, здатної досягати ±50 мкм — що достатньо для роботи з кроком 1.0 мм — недостатньо; зміщення положення з кроком 0.75 мм призводить до розривів кульок BGA, які не видно для AOI та їх можна виявити лише за допомогою рентгенівського випромінювання. Послідовність перевірки після оплавлення повинна бути такою: SPI → AOI → рентгенівський випромінювання для всіх корпусів BGA → електричне випробування.

---

5. RDIMM та LRDIMM: Додаткова складність

Буферизовані модулі DDR5 включають драйвер регістрового годинника (RCD, наприклад, Montage MTC10F2064 або Renesas RCD04) та, за бажанням, буфер даних (DB) для LRDIMM. З точки зору виробництва:

• Більша кількість шарів: 8–10 шарів, необхідних для чіткої маршрутизації каналів CA/CS від RCD до кожного масиву DRAM
• Додаткові корпуси BGA: Мікросхеми RCD та DB з кроком 0.65–0.80 мм вимагають такого ж дрібного розміщення та рентгенівського покриття, як і корпуси DRAM.
• Розгалуження шини CA: RCD перенаправляє сигнали CA/CS до всіх пристроїв DRAM на модулі — розгалужена траса є найбільш перевантаженою областю схеми RDIMM і зумовлює потребу в додаткових сигнальних шарах.

Для конструкцій LRDIMM виробництво "під ключ", яке поєднує виготовлення та складання друкованих плат під одним дахом, усуває ризик передачі якості між постачальником голої плати та окремим складальним цехом, що особливо важливо, коли кількість шарів та щільність BGA підвищені.

---

6. Перевірка та випробування від голої плати до готового модуля

6.1 Контроль якості виготовлення друкованих плат

• Звіт про імпеданс TDR: Виміряні значення з купонів на кожній панелі — DQ (40 Ом), DQS/CK (диференціал 85–100 Ом), CA (50 Ом)
• AOI: Перевірка внутрішнього та зовнішнього шарів на наявність слідових дефектів та якості контактних поверхонь
• Електронний тест: Безперервність та ізоляція літаючих зондів на кожній панелі
• Мікрозріз: Зразок поперечного перерізу, що показує товщину міді, товщину діелектрика та якість перехідних отворів для кожної виробничої партії

6.2 Тестування на рівні збірки та модуля

• рентгенологічне обстеження: Перевірка з'єднання BGA для всіх корпусів DRAM, PMIC та RCD/DB
• Програмування та зчитування SPD: Підтверджує правильність зібрання концентратора SPD та програмованість EEPROM
• Тест контролера пам'яті: Перерахування на еталонній платформі, випробування шаблонів читання/запису на номінальній швидкості, термічне напруження пройдено/не пройдено

Повна послідовність випробувань — від звіту TDR на голій платі до функціональних електричних випробувань на рівні модулів — замикає цикл на кожному потенційному режимі відмови, перш ніж модулі будуть марковані та відправлені.

Отримайте цінову пропозицію на друковану плату модуля DDR5

---

7. Що запитати перед замовленням модуля DDR5

Перш ніж брати на себе зобов'язання щодо обсягів виробництва, отримайте чіткі відповіді на ці запитання від будь-якого потенційного виробника модулів DDR5:

1. Який у вас контрольований допуск імпедансу, і чи надаєте ви дані купона TDR з кожною відправкою? ±10% – цільовий показник DDR5; ±15% – допустиме відхилення для епохи DDR3.
2. Чи можете ви виготовляти друковані плати з подвійним покриттям — корпус ENIG з електролітичним твердим золотом на крайових контактах роз'єму?
3. Яка ваша точність розміщення для корпусів DRAM з кроком 0.75–0.80 мм?
4. У вас є рентгенівське обстеження на місці? Аутсорсинг рентгенівського випромінювання означає відсутність зворотного зв'язку в режимі реального часу в процесі складання.
5. Яка ваша процедура керування MSL для корпусів DDR5 DRAM?
6. Чи можете ви виконати повний обсяг робіт — виробництво з використанням протестованих модулів — з одного об'єкта?

Компанія Highleap Electronics охоплює повний спектр виробництва модулів DDR5: виготовлення багатошарових модулів з контрольованим імпедансом та верифікацією TDR, двосторонні роз'єми з твердим золотом на краях, складання BGA DRAM з дрібним кроком, власний рентгенівський контроль та функціональне тестування модулів. Надішліть свої креслення для отримання комерційної пропозиції на виробництво , і ми надамо детальну інформацію про вартість та терміни виконання, включаючи DFM-агляд вашого стеку шарів та специфікації роз'єму на краях.