วิธีลดต้นทุนการผลิตแผงวงจรพิมพ์ (PCB) ในปี 2026
สภาพแวดล้อมในปี 2026 ได้เปลี่ยนความหมายของคำว่า “ลดต้นทุน PCB” ไปแล้ว ด้วยการนำเข้า CCL จากเกาหลีเพิ่มขึ้น 74.5% เมื่อเทียบกับปีก่อน (กรมศุลกากรเกาหลี) Mitsui Kinzoku ขึ้นราคาแผ่นทองแดง 12% และ Mitsubishi Gas Chemical ขึ้นราคาแผ่นฟอยล์เคลือบเรซิน 30% Nittobo ขึ้นราคาผ้าใยแก้ว T-glass 20-30% ในเดือนเมษายน 2026 Kingboard ปรับขึ้นราคา CCL ถึงสี่ครั้งในปี 2026 เพียงปีเดียว และ CCL รุ่น M7+ อยู่ภายใต้ระบบโควต้า กลยุทธ์ลดต้นทุนแบบเดิมที่ว่า “ขอส่วนลด 5% และลดระยะเวลานำส่ง” จึงใช้ไม่ได้ผลอีกต่อไป สิ่งที่ได้ผลในปี 2026 คือ การปรับขนาดวัสดุให้เหมาะสมตั้งแต่ขั้นตอนการออกแบบ การจัดเรียงชั้นแบบไฮบริดที่ช่วยลดการใช้วัสดุพรีเมียม การเพิ่มประสิทธิภาพ DFM ที่เพิ่มผลผลิตจาก 88% เป็น 97% และกลยุทธ์การจัดซื้อที่เน้นการรักษาโควต้ามากกว่าการไล่ตามราคาที่ต่ำที่สุด
คู่มือนี้จะอธิบายรายละเอียดเกี่ยวกับกลไกทั้งเจ็ดประการ พร้อมทั้งผลการประหยัดที่เกิดขึ้นจริง และเหตุผลเบื้องหลังการออกแบบ บริบทของตลาดจะอยู่ในบทวิเคราะห์การเพิ่มขึ้นของราคา PCBเศรษฐศาสตร์ของวัสดุจะอยู่ในคู่มือต้นทุนวัตถุดิบ PCB รายละเอียดด้านอุปทานจะอยู่ในบทวิเคราะห์การขาดแคลนวัสดุ PCBและบริบทของความต้องการ AI จะอยู่ใน บทวิเคราะห์ ความต้องการ PCB สำหรับเซิร์ฟเวอร์ AI
1. เหตุใดต้นทุนการผลิตแผงวงจรพิมพ์ (PCB) กว่า 80% จึงถูกกำหนดไว้ตั้งแต่ขั้นตอนการออกแบบ
ข้อเท็จจริงที่สำคัญที่สุดในการลดต้นทุน PCB คือสิ่งที่ทีมจัดซื้อส่วนใหญ่มองข้ามไป: มากถึง 80% ของต้นทุนการผลิตทั้งหมดของผลิตภัณฑ์ถูกกำหนดไว้แล้วในขั้นตอนการออกแบบเมื่อไฟล์ Gerber ถูกส่งไปยังผู้ผลิต จำนวนชั้น เกรด CCL น้ำหนักทองแดง โครงสร้างของ vias รูปแบบแผง และการตกแต่งพื้นผิวได้ถูกกำหนดไว้แล้ว การจัดวางชิ้นส่วน การเข้าถึงการทดสอบ และการแบ่งแผงได้ตัดสินไปแล้วว่าแผงวงจรจะมีอัตราผลผลิตในรอบแรก 98% หรือ 88%
เรื่องนี้สำคัญเป็นพิเศษในปี 2026 เพราะปัจจัยต้นทุนใหม่ๆ เช่น เกรด CCL, รูปทรงของแผ่นฟอยล์ทองแดง และชนิดของผ้าใยแก้ว ล้วนเป็นการตัดสินใจในขั้นตอนการออกแบบ ไม่ใช่ตัวแปรในการเจรจาต่อรองจัดซื้อ ทีมจัดซื้อไม่สามารถเจรจาต่อรองราคาของ Panasonic Megtron 6 ให้เหลือเท่ากับราคาของ FR-4 ได้ แต่ทีมออกแบบที่ระบุให้ใช้ Megtron 6 ในชั้นสัญญาณที่สำคัญ 4 ชั้น และใช้ FR-4 ที่มีค่า Tg สูงในชั้นที่เหลืออีก 8-10 ชั้น จะได้รับประสิทธิภาพตามงบประมาณการสูญเสียของโครงสร้าง Megtron 6 ในราคาที่ต่ำกว่าอย่างมาก โดยไม่ต้องเจรจาต่อรองกับผู้ขายเลย
จุดที่ผลตอบแทนจากการลดต้นทุนเกิดขึ้นจริง:การตรวจสอบ DFM อย่างเป็นระบบที่นำมาใช้ในขั้นตอนการส่งมอบงานออกแบบ จะช่วยประหยัดต้นทุนรวมในการเป็นเจ้าของได้ 10-15% อย่างสม่ำเสมอ และผลรวมอาจเกิน30% เมื่อมีการนำการแบ่งแผง การกำหนดมาตรฐาน BOM และการเลือกขนาดวัสดุที่เหมาะสมมาใช้ร่วมกันตามข้อมูลการผลิตจำนวนมากในอุตสาหกรรม นี่คือการลดต้นทุนที่แท้จริง ไม่ใช่การลดคุณภาพ — มาจากการลดข้อกำหนดที่เกินความจำเป็น ไม่ใช่จากการลดคุณภาพงาน
ปัจจัยใดบ้างที่ส่งผลต่อต้นทุนการผลิตแผงวงจรพิมพ์ (PCB) ในปี 2026->
ปัจจัยขับเคลื่อนต้นทุนยังคงเหมือนเดิม แต่มีน้ำหนักที่แตกต่างกันมาก ในปี 2024 ต้นทุนวัสดุคิดเป็น 30-50% ของต้นทุนแผ่นวงจรเปล่า ในปี 2026 ต้นทุนวัสดุคิดเป็น45-60%สำหรับแผ่นวงจรขั้นสูง เนื่องจากต้นทุนของแผ่นทองแดง เรซิน และใยแก้วเพิ่มสูงขึ้นอย่างมาก จำนวนชั้นและความซับซ้อนของรูเชื่อมต่อยังคงเป็นปัจจัยขับเคลื่อนหลัก และตอนนี้ยิ่งทวีความรุนแรงขึ้นด้วยต้นทุนวัสดุสิ้นเปลืองในการเจาะรูที่เพิ่มขึ้น 5-8 เท่าในแผ่นวงจร Rubin-class ที่มีหลายชั้น ความเสี่ยงด้านผลผลิตเพิ่มขึ้นเนื่องจากแต่ละแผ่นมีมูลค่าวัสดุมากกว่าที่เคยเป็นมา กลไกการลดต้นทุนที่เหมาะสมในปี 2026 ขึ้นอยู่กับว่าปัจจัยใดมีบทบาทสำคัญในแผ่นวงจรนั้นๆ
2. กลไกที่ 1: การเลือกขนาดวัสดุให้เหมาะสม (หยุดระบุ M7 เมื่อ M6 พอดี)
ปัจจัยสำคัญที่สุดที่ส่งผลต่อต้นทุนในปี 2026 คือการเลือกใช้เกรด CCL ที่ตรงกับความต้องการทางไฟฟ้าจริง ไม่ใช่ค่าเริ่มต้นแบบอนุรักษ์นิยม การตรวจสอบ DFM ในโลกแห่งความเป็นจริงของการออกแบบที่ใช้กันอยู่แล้วในปี 2026 มักพบว่า:
- M7 CCL ระบุว่า M6 จะตรงตามงบประมาณการสูญเสียที่เท่าใด ต้นทุนของ M7 สูงกว่า FR-4 ประมาณ 6-9 เท่า ในขณะที่ M6 สูงกว่า 3-5 เท่า ดังนั้นการใช้สเปคที่สูงเกินไปจึงเพิ่มต้นทุนวัสดุโดยไม่เพิ่มประสิทธิภาพในช่องสัญญาณที่ต่ำกว่าประมาณ 112 Gbps
- ฟอยล์ HVLP ถูกกำหนดให้ทำหน้าที่แทนฟอยล์ LP หรือแม้แต่ฟอยล์ ED มาตรฐานในการส่งผ่านช่องสัญญาณ HVLP มีความหนาเป็น 2-3 เท่าของฟอยล์ ED มาตรฐาน ที่ความถี่ต่ำกว่า 10 GHz ความแตกต่างของความหยาบผิวจะไม่ส่งผลต่อช่องสัญญาณอย่างมีนัยสำคัญ แต่ที่ความถี่ 10-25 GHz ความแตกต่างจะขึ้นอยู่กับความยาวของลายวงจรและวัสดุไดอิเล็กทริก
- ระบุการเคลือบผิวแบบ ENIG หรือ ENEPIG ในกรณีที่ OSP ตรงตามข้อกำหนดด้านการบัดกรีและการกัดกร่อน การเคลือบผิวด้วยทองคำจะเพิ่มต้นทุนของแผงวงจรเปล่าขึ้น 15-30% สำหรับแผงวงจรที่จะใช้งานในอุปกรณ์อิเล็กทรอนิกส์ภายในอาคารตามปกติ และด้วยราคาทองคำที่สูงกว่า 4,000 ดอลลาร์สหรัฐต่อออนซ์ไปจนถึงปี 2026 การกำหนดคุณสมบัติที่เกินความจำเป็นนี้จึงมีราคาแพงกว่าในปี 2024 อย่างมาก
- ลามิเนตที่มีค่า Tg สูง (Tg 170 ขึ้นไป) ระบุไว้ในกรณีที่ FR-4 ที่มีค่า Tg 140 ก็เพียงพอแล้ว เพิ่มต้นทุนวัสดุ 20-40% โดยไม่ได้รับประโยชน์ด้านความร้อนในแผงวงจรที่ไม่เคยเผชิญกับแรงกดดันจากการประกอบแบบไร้สารตะกั่วเกินกว่าค่าความคลาดเคลื่อนมาตรฐาน
แนวทางที่ถูกต้องคือการระบุว่าอะไรคือข้อจำกัดที่แท้จริงของแต่ละชั้นและแต่ละพื้นผิว จากนั้นจึงกำหนดเกรดขั้นต่ำที่ตรงตามข้อจำกัดนั้น สำหรับแผงวงจรดิจิทัล คำถามสำคัญมักจะเป็นงบประมาณการสูญเสียในช่องสัญญาณที่มีอัตราสูงสุด สำหรับแผงวงจรไฟฟ้า คำถามสำคัญคือความหนาแน่นของกระแสไฟฟ้าและความร้อน และสำหรับตัวควบคุมอุตสาหกรรม คำถามสำคัญคืออุณหภูมิในการทำงานและระดับความน่าเชื่อถือ
| ถ้าช่องของคุณคือ… | ต้องได้เกรด CCL | ต้องใช้โปรไฟล์ฟอยล์ | การกำหนดสเปคเกินความจำเป็นทั่วไป |
|---|---|---|---|
| ต่ำกว่า 5 Gbps | FR-4 มาตรฐาน / FR-4 ค่า Tg สูง | มาตรฐาน ED หรือ RTF | ค่า Tg สูงที่ระบุไว้ใช้สำหรับระยะเผื่อทางความร้อนเท่านั้น |
| 5-10Gbps | FR-4 หรือ M4 ที่มีค่า Tg สูง สำหรับการสูญเสียระดับปานกลาง | อาร์ทีเอฟ หรือ แอลพี | ระบุ M6 ไว้เพื่อความปลอดภัย |
| 10-25Gbps | ม.4/ม.6 | LP / VLP | M7 ระบุว่าเมื่อใดควรใช้ M6 |
| 25-56Gbps | ม.6/ม.7 | วีแอลพี / เอชวีแอลพี | HVLP4 ระบุว่า HVLP ทำงานที่ใดบ้าง |
| 56-112Gbps | M7 | เอชวีแอลพี / เอชวีแอลพี4 | ระบุ M8 — โดยปกติยังไม่จำเป็นต้องใช้ในตอนนี้ |
| 224Gbps+ ขึ้นไป | M8 / M9 คิว-กลาส | HVLP4 / HVLP5 | ไม่มีสเปคเกินความจำเป็นให้เลือก — นี่คือขอบเขตใหม่ |
การปรับขนาดวัสดุให้เหมาะสมจะช่วยประหยัดค่าใช้จ่ายได้มากแค่ไหนในปี 2026->
มีผลอย่างมาก การลดขนาดแผงวงจรจาก M7 เป็น M6 ช่วยประหยัด ต้นทุน CCLได้ประมาณ 30-40% การเปลี่ยนจาก HVLP เป็นฟอยล์ LP ช่วยประหยัดส่วนประกอบฟอยล์ได้ 30-50% การเปลี่ยนจาก ENIG เป็น OSP ช่วยประหยัดต้นทุนการตกแต่งพื้นผิวได้ 15-30% (และจะประหยัดได้มากขึ้นในปี 2026 เนื่องจากราคาทองคำเพิ่มขึ้น 56% เมื่อเทียบกับปีก่อน) เมื่อรวมกันแล้ว ในแผงวงจรอุตสาหกรรมความเร็วสูง 12 ชั้นทั่วไป การเลือกขนาดวัสดุที่เหมาะสมจะช่วยลดต้นทุนแผงวงจรเปล่าได้15-25% โดยไม่มีผลกระทบต่อประสิทธิภาพการทำงานโดยสมมติว่าได้วิเคราะห์งบประมาณการสูญเสียอย่างถูกต้องแล้ว
3. ระดับ 2: การจัดเรียงแบบไฮบริด — CCL ระดับพรีเมียมเท่านั้น ในส่วนที่สำคัญ
สำหรับแผงวงจรที่ต้องการประสิทธิภาพของ M7 เพียงหนึ่งหรือสองช่องสัญญาณ แต่ส่วนอื่นๆ ของการออกแบบไม่ต้องการ การใช้โครงสร้างแบบไฮบริดถือเป็นวิธีลดต้นทุนที่มีประสิทธิภาพสูงสุดในปี 2026 หลักการนั้นตรงไปตรงมา: ใช้เฉพาะวัสดุที่มีการสูญเสียต่ำและมีราคาแพงกับชั้นที่ส่งสัญญาณอัตราสูง และใช้แกน FR-4 ที่มีการสูญเสียปานกลางหรือมีค่า Tg สูงที่มีคุณภาพกับชั้นพลังงาน กราวด์ และสัญญาณอัตราต่ำที่เหลือ
นี่ไม่ใช่การออกแบบที่ประนีประนอม แต่เป็นการเพิ่มประสิทธิภาพต้นทุนเชิงโครงสร้างที่รักษาปริมาณการสูญเสียในชั้นที่จำเป็น ในขณะเดียวกันก็ลดการใช้วัสดุคุณภาพสูงลงอย่างมาก สำหรับแผงวงจร 14 ชั้นที่มีชั้นสัญญาณความเร็วสูง 4 ชั้น การจัดเรียงแบบไฮบริดโดยใช้ M6 ใน 4 ชั้นนั้น และ FR-4 ที่มีค่า Tg สูงใน 10 ชั้นที่เหลือ จะช่วยลดปริมาณ CCL คุณภาพสูงลงได้ประมาณ 70% ในขณะที่ยังคงใช้วัสดุที่เหมาะสมสำหรับช่องสัญญาณที่สำคัญต่อการสูญเสีย
ตัวอย่างการผลิต:เดิมทีแผงวงจรเครือข่ายความเร็วสูง 12 ชั้น ถูกกำหนดให้ใช้ Panasonic Megtron 6 ทั้งหมด โดยมีไมโครเวียเรียงซ้อนกันบนวงจรการเคลือบสองรอบต่อเนื่องกัน แต่จากการตรวจสอบโดย DFM (Design for Manufacturing) เสนอให้ใช้โครงสร้างแบบไฮบริด โดยใช้ Megtron 6 เฉพาะในชั้นสัญญาณความเร็วสูงสี่ชั้นแรก ใช้แกน FR-4 ที่มีค่า Tg สูงที่ผ่านการรับรองในชั้นที่เหลืออีกแปดชั้น และใช้ไมโครเวียแบบสลับกันเพื่อลดวงจรการเคลือบลงหนึ่งรอบ แผงวงจรดังกล่าวเป็นไปตามเป้าหมายด้านการสูญเสียและความต้านทานภายใต้มาตรฐาน IPC-6012 ในขณะที่ลดการใช้ CCL ระดับพรีเมียมลงประมาณ 67% และลดวงจรการเคลือบลงหนึ่งรอบ ผลสุทธิเมื่อพิจารณาต่อแผงวงจร: ลดต้นทุนได้ประมาณ 22% โดยไม่ลดทอนคุณสมบัติทางไฟฟ้า
โครงสร้างไฮบริดมีข้อดีเพิ่มเติมในสภาพแวดล้อมการจัดหาในปี 2026 คือ ช่วยลดการพึ่งพาเกรด CCL ที่หายากเพียงเกรดเดียว หากโครงสร้างไฮบริดของคุณใช้ Panasonic Megtron 6 ในชั้นที่สำคัญและ FR-4 ที่มีค่า Tg สูงในส่วนที่เหลือ วิกฤตการจัดสรร Megtron 6 จะส่งผลกระทบเฉพาะสี่ชั้นนั้นเท่านั้น และทางเลือกอื่นที่ผ่านการรับรอง (เช่น TUC Tachyon-100G, EMC EM-528, Iteq IT-988GSE) จะต้องมีประสิทธิภาพที่ตรงกันเฉพาะในชั้นเหล่านั้นเท่านั้น ไม่ใช่ทั้งโครงสร้าง นี่เป็นการป้องกันเชิงโครงสร้างต่อระบบโควต้าที่ผู้ผลิต CCL ได้เปลี่ยนมาใช้ในปี 2026
เมื่อใดที่การใช้ชุดอุปกรณ์ไฮบริดจะไม่ช่วยประหยัดเงิน->
มีสองกรณีครับ กรณีแรก คือ เมื่อทุกชั้น (หรือเกือบทุกชั้น) ส่งสัญญาณอัตราสูง เช่น บอร์ดประมวลผล Rubin VR200 ที่จำเป็นต้องใช้ M8 ทั้งชั้น จึงไม่มีอะไรให้ "ลดระดับ" ลงไป กรณีที่สอง คือ เมื่อทีมออกแบบและผู้ผลิตไม่ได้ตรวจสอบคุณสมบัติของวัสดุที่แตกต่างกันล่วงหน้า การผสมวัสดุตระกูล CCL จะทำให้เกิดความไม่ตรงกันของค่าสัมประสิทธิ์การขยายตัวทางความร้อน (CTE) และพฤติกรรมการเคลือบที่ต้องมีการทดสอบอย่างเป็นระบบ การประหยัดต้นทุนจะเกิดขึ้นจริงก็ต่อเมื่อโครงสร้างแบบไฮบริดได้รับการรับรอง ไม่ใช่แค่ระบุไว้เท่านั้น
4. กลไกที่ 3: การควบคุมจำนวนชั้นและการใช้กฎ 20-30% ต่อชั้น
แต่ละชั้นเพิ่มเติมในแผ่นวงจรพิมพ์ (PCB) จะเพิ่มต้นทุนการผลิตประมาณ 20-30%เนื่องจากแต่ละชั้นจะเพิ่มแกน CCL, วัสดุพรีเพรก, กระบวนการเคลือบ, การเจาะ, การชุบ และความเสี่ยงในการจัดตำแหน่ง ต้นทุนจึงเพิ่มขึ้นแบบไม่เป็นเส้นตรง: การเพิ่มจาก 8 ชั้นเป็น 16 ชั้นมักจะทำให้ต้นทุนการผลิตเพิ่มขึ้นมากกว่าสองเท่าไม่ใช่แค่เพิ่มวัสดุเท่านั้น การลดจำนวนชั้นในกรณีที่การเดินสาย การจ่ายพลังงาน และความสมบูรณ์ของสัญญาณเอื้ออำนวย เป็นหนึ่งในวิธีลดต้นทุนที่มีประสิทธิภาพที่สุด
แต่การ “ลดจำนวนชั้น” ไม่ใช่การประหยัดที่ได้มาฟรีๆ การลดจำนวนชั้นอาจทำให้เส้นทางเดินสัญญาณแคบเกินไปจนไม่สามารถผลิตได้จริง มีจุดอ้างอิงที่อยู่ห่างจากสัญญาณมากเกินไป หรืออิมพีแดนซ์ที่ไม่สามารถควบคุมได้ ซึ่งจะส่งผลเสียต่อผลผลิตและประสิทธิภาพ และอาจทำให้เสียค่าใช้จ่ายมากกว่าที่ประหยัดได้ วิธีที่ถูกต้องคือการประเมินจำนวนชั้นเทียบกับกฎการออกแบบ IPC-2221 และงบประมาณอิมพีแดนซ์สำหรับแต่ละโดเมนอัตราในงานออกแบบ ในงานออกแบบที่มีความหนาแน่นสูงบางแบบ การสร้างแบบ HDI สามารถทำให้ได้เส้นทางเดินสัญญาณแบบเดียวกันโดยใช้จำนวนชั้นน้อยลง แต่ HDI ก็เพิ่มต้นทุนกระบวนการของตัวเอง (การเจาะด้วยเลเซอร์ การชุบไมโครเวีย) ดังนั้นจึงต้องคำนวณข้อแลกเปลี่ยน ไม่ใช่การสันนิษฐาน
- การกำหนดระนาบอ้างอิงการตรวจสอบ บางครั้ง การออกแบบ "12 ชั้น" อาจมีคู่ระนาบที่ไม่จำเป็น ซึ่งสามารถรวมเข้าด้วยกันได้ ทำให้ลดเหลือ 10 ชั้น โดยไม่กระทบต่อเส้นทางส่งสัญญาณกลับ
- เปรียบเทียบการใช้ระนาบพลังงานแบบแยกส่วนกับการใช้เลเยอร์แยกต่างหาก ระนาบแยกบนชั้นพลังงานเดียวมักทำหน้าที่เดียวกันกับระนาบเฉพาะสองระนาบ แต่ใช้จำนวนชั้นน้อยกว่า
- เปรียบเทียบข้อดีข้อเสียระหว่าง HDI กับจำนวนชั้นแบบทะลุรู โครงสร้าง HDI 10 ชั้นที่มีไมโครเวียอาจมีต้นทุนสูงกว่าโครงสร้างแบบทะลุรู 12 ชั้นที่เทียบเท่ากัน ลองเปรียบเทียบดู ราคาการผลิตสำหรับแผงวงจรทั้งสองแบบ ก่อนจะลงมือ
- ตรวจสอบกฎการออกแบบก่อนยืนยันการใช้งาน การลดจำนวนชั้นที่ทำให้ได้เส้น/ช่องว่างขนาด 3 มิลลิเมตรต่ำกว่าความสามารถมาตรฐาน 4 มิลลิเมตรของผู้ผลิต อาจทำให้ต้องเปลี่ยนไปใช้การฉายแสง LDI และกระบวนการผลิตที่ช้าลง ซึ่งจะทำให้การประหยัดต้นทุนลดลง
การลดจำนวนชั้นจะช่วยลดต้นทุนได้เสมอหรือไม่?
เฉพาะในกรณีที่การกำหนดเส้นทาง การจ่ายพลังงาน และอิมพีแดนซ์ยังคงสามารถทำได้ด้วยจำนวนชั้นที่น้อยลง การลดจำนวนชั้นที่ทำให้การออกแบบต่ำกว่าขีดความสามารถมาตรฐานของผู้ผลิต ทำให้เกิดอิมพีแดนซ์ที่ไม่สามารถควบคุมได้ หรือทำให้การแยกชั้นอ้างอิงที่สัญญาณต้องการหายไป อาจส่งผลเสียต่อผลผลิต บังคับให้ใช้กระบวนการที่แพงกว่า (LDI เทียบกับโฟโต การเคลือบแบบต่อเนื่องเทียบกับการเคลือบแบบชั้นเดียว) หรือทำให้ประสิทธิภาพทางไฟฟ้าล้มเหลว ซึ่งแต่ละอย่างมีค่าใช้จ่ายมากกว่าจำนวนชั้นที่ประหยัดได้
5. กลไกที่ 4: การเพิ่มประสิทธิภาพ DFM เพื่อเพิ่มผลผลิตจาก 88% เป็น 97%
การเพิ่มประสิทธิภาพ DFM (การออกแบบเพื่อการผลิต) เป็นกลไกการลดต้นทุนที่ให้ผลตอบแทนสูงสุดสำหรับแผงวงจรที่ซับซ้อนในปี 2026 เนื่องจากข้อบกพร่องในแผงวงจรที่มีมูลค่าสูงจะทำให้ต้องทิ้งวัสดุที่มีราคาสูงกว่าในปี 2024 อย่างมาก จากข้อมูลกรณีการผลิตจำนวนมากที่บันทึกไว้ การประยุกต์ใช้ DFM อย่างเป็นระบบสามารถเพิ่มผลผลิตจาก 88% เป็น 97%ซึ่งสำหรับแผงวงจร 16 ชั้นบน Megtron 6 หมายถึงการลดต้นทุนต่อแผงวงจรลงประมาณ 10% จากผลผลิตที่เพิ่มขึ้นเพียงอย่างเดียว
ในทางปฏิบัติแล้ว DFM (Design for Manufacturing) คือการย้ายการตัดสินใจไปทางซ้ายในสภาพแวดล้อมการออกแบบ ซึ่งการเปลี่ยนแปลงจะไม่เสียค่าใช้จ่ายใดๆ และป้องกันไม่ให้ข้อบกพร่องไปถึงจุดเชื่อมต่อบัดกรี รายการเฉพาะที่ให้ผลตอบแทนมากที่สุดในปี 2026 ได้แก่:
- การวัดขนาดแหวนแบบวงแหวน แผ่นรองที่มีขนาดเล็กเกินไปสำหรับค่าความคลาดเคลื่อนระหว่างรูเจาะกับแผ่นรอง ทำให้เกิดรูเปิดในส่วนหนึ่งของแผงวงจรทุกแผ่น ซึ่งเห็นได้ชัดเจนในรูปของการสูญเสียผลผลิตในแผงวงจรที่มีมูลค่าสูง
- เส้น/พื้นที่ที่สามารถผลิตได้ การออกแบบโดยใช้กระบวนการขั้นต่ำของผู้ผลิตทำให้เกิดปัญหาเรื่องผลผลิต ซึ่งการออกแบบโดยใช้กระบวนการมาตรฐานไม่มีปัญหาดังกล่าว การเปลี่ยนจากระยะห่างระหว่างเส้น/ช่องว่าง 3 มิลลิเมตร เป็น 4 มิลลิเมตร ในกรณีที่การกำหนดเส้นทางเอื้ออำนวย อาจเป็นปัจจัยสำคัญที่ทำให้ผลผลิตในรอบแรกแตกต่างกันระหว่าง 85% และ 98%
- การกระจายตัวของทองแดงแบบสมมาตร การเรียงซ้อนแบบไม่สมมาตร — ทองแดงหนาด้านหนึ่ง บางอีกด้านหนึ่ง — ทำให้เกิดการบิดเบี้ยวหลังการหลอม ซึ่งปรากฏเป็นข้อบกพร่องในการบัดกรีระหว่างการประกอบ การเรียงซ้อนแบบสมมาตร แม้จะมีน้ำหนักทองแดงรวมเท่ากัน ก็ช่วยขจัดปัญหาที่เกิดขึ้นซ้ำซากนี้ได้
- การเคลือบผิวแบบสมดุล การจัดเรียงพรีเพรกที่ไม่สมมาตรทำให้เกิดการบิดเบี้ยวตามแกน Z ซึ่งส่งผลให้แผ่นวัสดุเสียหายระหว่างกระบวนการผลิตชั้นใน การจัดเรียงพรีเพรกแบบสมมาตรจะช่วยป้องกันปัญหานี้ได้
- เหมาะสมด้วยการเลือกสรรอย่างชาญฉลาด การใช้ไมโครเวียแบบเรียงซ้อนกันในรอบการเคลือบหลายรอบเกินความจำเป็นจะทำให้เกิดเศษแผงมูลค่าหลายพันดอลลาร์ การใช้ไมโครเวียแบบสลับกันในรอบการเคลือบที่น้อยลงหนึ่งรอบจะช่วยลดทั้งต้นทุนและเศษแผงได้
- การลบค่าความคลาดเคลื่อนที่กำหนดไว้สูงเกินไป ค่าความคลาดเคลื่อนของอิมพีแดนซ์ ±10% สามารถทำได้ในกระบวนการผลิตมาตรฐาน ส่วน ±5% นั้นต้องใช้การควบคุมที่เข้มงวดกว่าและกระบวนการผลิตที่ช้าลง การระบุค่า ±5% ในขณะที่ ±10% เป็นที่ยอมรับได้ทางไฟฟ้า จะเพิ่มต้นทุนโดยไม่เพิ่มฟังก์ชันการทำงาน
ตัวอย่างจากการผลิต:โครงการผลิตแหล่งจ่ายไฟล่าสุดระบุให้ใช้ชั้นนอกหนา 3 ออนซ์ และชั้นในหนา 1 ออนซ์ การเรียงซ้อนแบบไม่สมมาตรทำให้เกิดการบิดเบี้ยวจากการบัดกรีแบบคลื่นอย่างต่อเนื่อง การเปลี่ยนชั้นหนา 3 ออนซ์ชั้นเดียวเป็นสองชั้นหนา 1.5 ออนซ์ในรูปแบบสมมาตรช่วยขจัดปัญหาการบิดเบี้ยวได้อย่างสิ้นเชิง ปรับปรุงผลผลิตในการประกอบได้3.2%โดยไม่มีค่าใช้จ่ายด้านวัสดุเพิ่มขึ้น และลดการแก้ไขข้อบกพร่องจากการบัดกรีซึ่งมีค่าใช้จ่ายมากกว่าผลผลิตที่เพิ่มขึ้นเสียอีก
6. ระดับที่ 5: การควบคุมน้ำหนักทองแดงและรูปทรงของแผ่นฟอยล์
เนื่องจาก Mitsui Kinzoku ปรับขึ้นราคาฟอยล์ทองแดง MicroThin 12% และ Mitsubishi Gas Chemical ปรับขึ้นราคาฟอยล์เคลือบเรซิน 30% โดยมีผลตั้งแต่วันที่ 1 เมษายน 2569 การเลือกน้ำหนักและรูปทรงของฟอยล์ทองแดงจึงกลายเป็นปัจจัยสำคัญในการควบคุมต้นทุนมากกว่าปีใดๆ ในช่วงไม่กี่ปีที่ผ่านมา การเปลี่ยนแปลงเฉพาะสองอย่างที่สำคัญที่สุดคือ:
เลือก น้ำหนักทองแดงให้เหมาะสมกับกระแสไฟฟ้าที่ใช้งานจริง โดยทั่วไปแล้ว การกำหนดน้ำหนักทองแดงภายนอก 2 ออนซ์สำหรับแผงวงจรดิจิทัลทั่วไปนั้นเป็นเรื่องปกติ แต่ไม่ค่อยจำเป็น ทองแดง 1 ออนซ์ก็เพียงพอสำหรับการใช้งานที่ใช้พลังงานต่ำส่วนใหญ่ และมีต้นทุนวัสดุทองแดงประมาณครึ่งหนึ่ง ควรระบุ 2 ออนซ์เฉพาะเมื่อความหนาแน่นของกระแสไฟฟ้าต้องการจริงๆ และควรพิจารณาใช้ 3 ออนซ์เฉพาะสำหรับชั้นพลังงานที่มีกระแสไฟฟ้าสูง ทองแดงแต่ละออนซ์จะเพิ่มน้ำหนักของฟอยล์เป็นสองเท่าและเพิ่มเวลาในการชุบ ดังนั้นผลกระทบต่อต้นทุนจึงเป็นไปโดยตรง
เลือกโปรไฟล์ฟอยล์ให้ตรงกับความต้องการของช่องสัญญาณจริงฟอยล์ HVLP มีราคาประมาณ 2-3 เท่าของฟอยล์ ED มาตรฐาน และช่วยลดการสูญเสียการแทรกได้ 5-8% ที่ความถี่สูงกว่า 10 GHz สำหรับช่องสัญญาณที่ต่ำกว่า 10 Gbps ซึ่งความแตกต่างของการสูญเสียไม่สำคัญ การระบุ HVLP จึงเป็นการเพิ่มต้นทุนโดยตรงโดยไม่ได้รับประโยชน์ โปรไฟล์ที่เหมาะสมสำหรับแต่ละช่วงอัตราความเร็วอยู่ในหัวข้อที่ 1 ด้านบน
| คอปเปอร์ ชอยส์ | ใช้เมื่อใด | การกำหนดสเปคเกินความจำเป็นทั่วไป |
|---|---|---|
| 1 ออนซ์ / 35 ไมโครเมตร | ระบบดิจิทัลทั่วไป, ชั้นสัญญาณ, ใช้พลังงานต่ำ | โดยที่ขดลวดด้านในขนาด 0.5 ออนซ์ก็เพียงพอสำหรับการส่งสัญญาณแล้ว |
| 2 ออนซ์ / 70 ไมโครเมตร | ระนาบพลังงานที่รับกระแสไฟฟ้าปริมาณมาก | ระบุเป็นค่าเริ่มต้นแทนที่จะเป็นค่าปัจจุบันจริง |
| 3 ออนซ์ขึ้นไป / ทองแดงหนา | การใช้งานด้านพลังงานกระแสสูง และความร้อน | เป็นชั้นหนาชั้นเดียว โดยมีชั้นสมมาตร 2 ชั้นช่วยลดการบิดเบี้ยว |
| ฟอยล์ ED มาตรฐาน | แผ่นฟิล์มหลายชั้น FR-4 ความเร็วต่ำกว่า 10 Gbps | - |
| ฟอยล์ LP / VLP | ช่องสัญญาณดิจิทัล 10-25 Gbps | ในกรณีที่ ED มาตรฐานเพียงพอต่อการใช้งานทางไฟฟ้า |
| ฟอยล์ HVLP | ช่องสัญญาณมากกว่า 25 Gbps, RF ความถี่สูง | สำหรับชั้นสัญญาณอัตราต่ำในการออกแบบแบบผสมผสาน |
7. กลไกที่ 6: การใช้ประโยชน์จากแผงควบคุมและภาษีแฝงต่อแผง
แผงวงจรพิมพ์ (PCB) ผลิตขึ้นบนแผงการผลิตมาตรฐาน และต้นทุนของแต่ละแผงจะถูกแบ่งเฉลี่ยให้กับแผงวงจรทั้งหมดที่อยู่บนแผงนั้น เมื่อขนาดของแผงวงจรสามารถวางซ้อนกันได้อย่างมีประสิทธิภาพ จะสามารถวางแผงวงจรได้มากขึ้นต่อแผง และต้นทุนวัสดุและกระบวนการต่อแผงวงจรก็จะลดลง ในทางกลับกัน เมื่อขนาดไม่เหมาะสม ซึ่งมักเกิดจากการออกแบบที่กำหนดขนาดให้พอดีกับตัวเครื่องโดยไม่ได้คำนึงถึงรูปแบบแผงมาตรฐาน พื้นที่ของแผงจะถูกใช้ไปอย่างสิ้นเปลือง และต้นทุนต่อแผงวงจรจะสูงขึ้น แม้ว่าวงจรจะไม่มีการเปลี่ยนแปลงก็ตาม
ขนาดแผงการผลิตมาตรฐานจะแตกต่างกันไปตามผู้ผลิต แต่โดยทั่วไปจะรวมถึงขนาด 18″×24″, 21″×24″ และขนาดเทียบเท่าในระบบเมตริก การเปลี่ยนแปลงรูปร่างของแผงเพียงไม่กี่มิลลิเมตรบางครั้งสามารถเปลี่ยนจาก 8 แผงต่อแผงเป็น 10 แผงได้ ซึ่งจะช่วยลดต้นทุนต่อแผงลงได้ประมาณ 20% โดยไม่ต้องเปลี่ยนแปลงวงจร นี่เป็นหนึ่งในวิธีลดต้นทุนที่ง่ายที่สุดและเป็นหนึ่งในวิธีที่ถูกมองข้ามมากที่สุด
- รับฟังความคิดเห็นเกี่ยวกับความพอดีของแผงเมื่อถึงขั้นตอนการสรุปแบบร่าง ขอให้ผู้ผลิตทำการศึกษาการแบ่งแผงก่อนส่งแบบพิมพ์ การเปลี่ยนแปลงที่จำเป็นเพื่อให้การประกอบเหมาะสมที่สุดมักจะเป็นเพียงไม่กี่มิลลิเมตร ไม่ใช่การออกแบบใหม่ทั้งหมด
- กำหนดขนาดของอาร์เรย์ให้เป็นมาตรฐานเดียวกันทั่วทั้งกลุ่มผลิตภัณฑ์ หากแผงวงจรหลายรุ่นในตระกูลผลิตภัณฑ์เดียวกันมีขนาดอาร์เรย์ที่เหมือนกัน ผู้ผลิตสามารถผลิตแผงวงจรเหล่านั้นบนรูปแบบแผงควบคุมทั่วไปโดยใช้การตั้งค่าร่วมกัน ซึ่งจะช่วยลดต้นทุนต่อผลิตภัณฑ์ลงได้
- จัดรูปแบบการส่งมอบอาร์เรย์ให้สอดคล้องกับการประกอบ รูปทรงของแผงวงจรเปล่าควรตรงกับอุปกรณ์จับยึดสำหรับวางชิ้นส่วน SMT หากไม่ตรงกัน จะต้องดำเนินการแยกแผงวงจร ซึ่งจะเพิ่มต้นทุนทั้งสองฝ่าย
- ใช้การกำหนดเส้นทาง V-score หรือแท็บอย่างตั้งใจ การทำร่องรูปตัว V นั้นราคาถูกและเหมาะสำหรับแผ่นไม้ที่มีขอบตรง ส่วนการทำร่องแบบแท็บนั้นมีราคาแพงกว่าแต่จำเป็นสำหรับแผ่นไม้ที่มีรูปทรงไม่สม่ำเสมอ ควรเลือกวิธีการที่เหมาะสมตามรูปทรงของแผ่นไม้ ไม่ใช่ตามค่าเริ่มต้น
การปรับขนาดของบอร์ดจะช่วยลดราคาได้จริงหรือไม่->
ใช่ครับ โดยส่วนใหญ่แล้วจะประหยัดได้ 10-20% ต่อแผ่นโดยไม่ต้องเปลี่ยนแปลงวงจรเลย แผ่นวงจรผลิตบนแผงมาตรฐานซึ่งต้นทุนจะถูกแบ่งเฉลี่ยระหว่างแผ่นวงจรทั้งหมด การปรับรูปทรงให้วางบนแผงมาตรฐานได้ดีขึ้น จะทำให้สามารถวางแผ่นวงจรได้มากขึ้นต่อแผง และลดราคาต่อแผ่นลงโดยตรง การเปลี่ยนแปลงที่จำเป็นมักจะเป็นการปรับเพียงไม่กี่มิลลิเมตรที่ขอบแผ่นวงจร ไม่ใช่การออกแบบวงจรใหม่ ซึ่งจะได้รับการตรวจสอบในการตรวจสอบ DFM ที่ได้มาตรฐานทุกครั้ง
8. กลไกที่ 7: กลยุทธ์ด้านซัพพลายเออร์และการจัดสรร
กลยุทธ์การจัดซื้อจัดจ้างปี 2026 ได้เปลี่ยนจากการมุ่งเน้นการเพิ่มประสิทธิภาพราคาต่อหน่วยหลักไปเป็นการรักษาความปลอดภัยในการจัดสรร CCLในตลาดที่มีโควต้า ลูกค้าที่จองสินค้าไว้จะได้รับบอร์ดตรงเวลา ในขณะที่ลูกค้าที่ไล่ตามราคาต่ำสุดบางครั้งอาจไม่ได้รับบอร์ดเลย ปัจจัยสำคัญสำหรับฝั่งผู้จำหน่ายในปี 2026 ได้แก่:
- พยากรณ์อากาศแบบต่อเนื่อง 12-26 สัปดาห์ ผู้ผลิต CCL จะสำรองโควต้าไว้ตามข้อผูกพันจากการคาดการณ์ การคาดการณ์ 4-8 สัปดาห์ที่เคยใช้ได้ผลในปี 2024 นั้นไม่สามารถใช้เป็นหลักฐานในการรับประกันคุณภาพวัสดุที่เฉพาะเจาะจงได้อีกต่อไป แต่การคาดการณ์ที่น่าเชื่อถือในระยะ 26 สัปดาห์ต่างหากที่ใช้ได้ผล
- ต้องมีช่างผู้ชำนาญการสองคนต่อแผ่นวงจรแต่ละประเภท ประเด็นอยู่ที่ความซ้ำซ้อนในการจัดสรร ไม่ใช่การต่อรองอำนาจ
- วุฒิการศึกษา CCL ระดับสองที่ผ่านการรับรองตามประเภทของคณะกรรมการ Panasonic Megtron 6 พร้อม TUC Tachyon-100G เป็นตัวเลือกสำรอง; M7 พร้อม EMC EM-528 ที่เทียบเท่า เมื่อตัวใดตัวหนึ่งหมดสต็อก อีกตัวหนึ่งจะถูกจัดส่ง
- การกำหนดราคาตามดัชนี แทนที่การเสนอราคาแบบตายตัวด้วยสูตรการปรับราคาแบบโปร่งใสที่ใช้แผ่นทองแดงเป็นตัวนำและเกรด CCL วิธีนี้จะเปลี่ยนความผันผวนรายเดือนให้เป็นช่วงราคาที่ควบคุมได้ และขจัดอุปสรรคในการเจรจาที่ทำให้กำหนดการโครงการล่าช้า
- การรวมปริมาณการสั่งซื้อกับซัพพลายเออร์ที่มีศักยภาพ ผู้ผลิตที่รับผลิตแผงวงจรจำนวนมากจากผู้ผลิตรายเดียว มีสิทธิ์ในการจองโควต้า CCL ได้มากกว่าผู้ผลิตรายเดียวกันที่แบ่งการผลิตให้กับผู้ผลิตหลายราย
- รูปแบบการจัดส่งสอดคล้องกับการประกอบแผงวงจรพิมพ์ (PCB) ต้นทุนรวมในการเป็นเจ้าของนั้นรวมถึงค่าประกอบ ไม่ใช่แค่ค่าผลิตแผงวงจรเปล่าเท่านั้น รูปแบบอาร์เรย์ที่ตรงกับสายการผลิต SMT ช่วยลดขั้นตอนการแยกแผงและลดข้อบกพร่องที่เกิดจากการขนส่ง
ตัวอย่างการจัดซื้อ:ผู้ผลิตอุปกรณ์ดั้งเดิม (OEM) ในอเมริกาเหนือรายหนึ่งที่ผลิตแผงวงจรหลายชั้นหลายรุ่นอย่างต่อเนื่อง ต้องเผชิญกับราคาที่สูงขึ้นและระยะเวลานำส่งที่ไม่แน่นอนตลอดไตรมาสที่ 1 ปี 2026 ทีมจัดซื้อได้รวมปริมาณการสั่งซื้อกับผู้ผลิตที่มีศักยภาพสองราย รับรองเกรด CCL ที่สองสำหรับแผงวงจร Megtron 6 ที่มีความต้องการสูง วางแผนการคาดการณ์ล่วงหน้า 26 สัปดาห์สำหรับผู้ผลิตทั้งสองราย กำหนดมาตรฐานแผงสำหรับผลิตภัณฑ์ทั้งสาม และกำหนดเงื่อนไขการปรับราคาตามดัชนีรายไตรมาส ผลลัพธ์ที่ได้คือ ช่วงราคาที่คงที่ภายใน ±8% ตลอดสองไตรมาส ระยะเวลานำส่งคงที่ที่ 8-10 สัปดาห์ และไม่มีแผงวงจรใดพลาดกำหนดการประกอบในปี 2026 ในขณะที่ผู้ผลิตอุปกรณ์ดั้งเดิมรายอื่นที่ซื้อแบบเฉพาะกิจต้องเผชิญกับความผันผวนถึง 14 สัปดาห์
9. สิ่งที่ไม่ควรตัด: การประหยัดที่เสียค่าใช้จ่ายมากกว่าผลประโยชน์ที่ได้รับ
การลดต้นทุนที่เห็นได้ชัดบางอย่างนั้น แท้จริงแล้วไม่ใช่การประหยัดที่ถูกต้อง เพราะเป็นการถ่ายโอนความเสี่ยงไปยังการประกอบและการใช้งานภาคสนาม ซึ่งความเสียหายที่เกิดขึ้นนั้นมีค่าใช้จ่ายสูงกว่าต้นทุนของแผงวงจรเปล่าที่ "ประหยัด" ไปมาก รายการด้านล่างนี้สรุปการดำเนินการที่ควรปฏิเสธ:
- การทดแทนวัสดุแบบเงียบๆ ซัพพลายเออร์ที่เสนอ CCL ที่ "เทียบเท่า" โดยไม่มีเอกสารรับรองคุณสมบัติถือเป็นการโยกย้ายความเสี่ยง วัสดุทดแทนใดๆ ต้องเป็นวัสดุทางเลือกที่มีคุณสมบัติและเอกสารรับรองที่ตรงตามข้อกำหนด Dk, Df, Tg, ความร้อน และความน่าเชื่อถือ ไม่ใช่การสลับเกรดโดยไม่แจ้งให้ทราบล่วงหน้า
- ไม่ได้ทำการทดสอบทางไฟฟ้า การข้ามขั้นตอนการทดสอบอิมพีแดนซ์ การทดสอบด้วยโพรบแบบเคลื่อนที่ หรือ AOI เพื่อลดต้นทุนต่อแผงวงจรนั้นไม่ใช่การประหยัดต้นทุน หากต้นทุนของข้อบกพร่องในภาคสนามสูงกว่าต้นทุนการทดสอบถึง 10-100 เท่า
- เกณฑ์การยอมรับ IPC ที่ผ่อนปรน การเปลี่ยนจากมาตรฐาน IPC Class 3 ไปเป็น Class 2 เพื่อลดต้นทุนนั้น เป็นสิ่งที่ถูกต้องตามกฎหมายก็ต่อเมื่อแอปพลิเคชันนั้นสามารถรองรับ Class 2 ได้อย่างแท้จริงเท่านั้น ไม่ใช่การตัดสินใจด้านการจัดซื้อจัดจ้าง
- ข้ามขั้นตอนการตรวจสอบชิ้นงานตัวอย่างแรกในอาคารใหม่ บทความแรกกล่าวถึงปัญหาเชิงระบบ เช่น การกระจายตัวของทองแดง การจัดวางตำแหน่ง และความหนาของการชุบ ซึ่งเป็นสาเหตุที่ทำให้แผงโซลาร์เซลล์จำนวนมากต้องถูกทิ้งเป็นเศษเหล็ก
- ลดระดับโปรไฟล์ฟอยล์โดยไม่ต้องคำนวณงบประมาณการสูญเสียใหม่ การเปลี่ยนจากฟอยล์ HVLP เป็นฟอยล์ LP ช่วยประหยัดต้นทุนได้ก็ต่อเมื่อช่องพิมพ์สามารถทนต่อการสูญเสียที่เพิ่มขึ้นเนื่องจากความหยาบของพื้นผิวได้เท่านั้น หากไม่มีการจำลองใหม่ การประหยัดต้นทุนอาจส่งผลให้ช่องพิมพ์เสียหายได้
- การลดจำนวนเลเยอร์โดยไม่ต้องตรวจสอบ DRC ซ้ำ การลดขนาดที่ทำให้จำนวนเส้น/พื้นที่ต่ำกว่ากระบวนการมาตรฐานของผู้ผลิต จะทำให้การออกแบบนั้นต้องใช้กระบวนการผลิตที่ช้าลงและมีราคาแพงขึ้น หรือส่งผลให้ผลผลิตลดลง
กฎที่แยกแยะการลดต้นทุนอย่างถูกต้องออกจากการลดคุณภาพนั้นง่ายมาก: การลดต้นทุนอย่างมีความรับผิดชอบมาจากการลดข้อกำหนดที่เกินความจำเป็น ไม่ใช่จากการตัดคุณสมบัติที่จำเป็นออกไป การเลือกขนาดวัสดุให้เหมาะสมกับความต้องการของช่องสัญญาณจริงคือการลดข้อกำหนดที่เกินความจำเป็น การข้ามการทดสอบอิมพีแดนซ์บนแผงวงจรควบคุมอิมพีแดนซ์คือการตัดคุณสมบัติที่จำเป็นออกไป อย่างแรกคือการประหยัด อย่างที่สองคือภาระผูกพันที่เลื่อนออกไป
10. คำถามที่พบบ่อยเกี่ยวกับการลดต้นทุน PCB
ต้นทุนการผลิตแผงวงจรพิมพ์ (PCB) จะลดลงได้มากแค่ไหนในปี 2026 โดยไม่กระทบต่อคุณภาพ
การออกแบบเพื่อการผลิต ( DFM) และการเพิ่มประสิทธิภาพด้านการออกแบบอย่างเป็นระบบ ช่วยประหยัดต้นทุนรวมในการเป็นเจ้าของ (TCO) ได้ 10-15% อย่างสม่ำเสมอ และเมื่อรวมกับการจัดวางแผง การเลือกขนาดวัสดุที่เหมาะสม และการกำหนดมาตรฐานรายการวัสดุ (BOM) ก็สามารถประหยัดได้มากกว่า30%ตามข้อมูลการผลิตจำนวนมากในอุตสาหกรรม การประหยัดนี้มาจากการลดข้อกำหนดที่เกินความจำเป็น (เกรด CCL รูปทรงฟอยล์ น้ำหนักทองแดง ค่าความคลาดเคลื่อน) และการปรับปรุงผลผลิตจาก 88% เป็น 97% ผ่าน DFM ไม่ใช่จากการลดคุณภาพ
อะไรคือปัจจัยสำคัญที่สุดที่ส่งผลต่อต้นทุนของบอร์ดที่ซับซ้อนในปี 2026
สำหรับแผงวงจรความเร็วสูงแบบหลายชั้น ปัจจัยสำคัญที่สุดคือการเลือกขนาดวัสดุให้เหมาะสม : การจับคู่เกรด CCL และรูปทรงของฟอยล์ให้ตรงกับความต้องการจริงของช่องสัญญาณ แทนที่จะใช้ค่าเริ่มต้นแบบอนุรักษ์นิยม การใช้ M7 ในกรณีที่ M6 เหมาะสมจะช่วยประหยัดต้นทุน CCL ได้ 30-40% การใช้ HVLP ในกรณีที่ LP เหมาะสมจะช่วยประหยัดต้นทุนฟอยล์ได้ 30-50% ตามด้วยการจัดเรียงชั้นแบบไฮบริด (ใช้ CCL คุณภาพสูงเฉพาะในชั้นที่สำคัญ) จากนั้นจึงใช้ DFM เพื่อเพิ่มผลผลิต
ทำไมต้นทุนของแผงวงจรพิมพ์ (PCB) ถึง 80% จึงถูกกำหนดไว้ตั้งแต่ขั้นตอนการออกแบบ
เนื่องจากจำนวนชั้น เกรด CCL น้ำหนักทองแดง โครงสร้างของรูเชื่อมต่อ รูปแบบแผง การตกแต่งพื้นผิว และค่าความคลาดเคลื่อน ล้วนเป็นการตัดสินใจในขั้นตอนการออกแบบ เมื่อไฟล์ Gerber ถูกส่งไปยังผู้ผลิต รายการวัสดุจะถูกกำหนด และเส้นทางการผลิตก็ถูกจำกัด การเจรจาในขั้นตอนการจัดซื้อสามารถเปลี่ยนแปลงได้ 3-5% ในขณะที่การปรับขนาดให้เหมาะสมในขั้นตอนการออกแบบสามารถเปลี่ยนแปลงได้ 20-30%
การใช้ชุดชิปแบบไฮบริดช่วยประหยัดเงินได้จริงหรือไม่
ใช่แล้ว เมื่อต้องการวัสดุที่มีการสูญเสียต่ำเพียงบางชั้นเท่านั้น การใช้ CCL ราคาแพงเฉพาะกับชั้นสัญญาณที่สำคัญ 4-6 ชั้น และใช้ FR-4 ที่มีค่า Tg สูงกับชั้นพลังงานและชั้นกราวด์ที่เหลือ สามารถลดปริมาณ CCL ระดับพรีเมียมลงได้ 60-70% ซึ่งช่วยประหยัดต้นทุนต่อแผ่นได้ประมาณ 20-25% ในปี 2026 โครงสร้างแบบไฮบริดยังช่วยลดการพึ่งพาเกรด CCL ที่หายากเพียงเกรดเดียว ซึ่งเป็นการป้องกันปัญหาการจัดสรรวัสดุอย่างเป็นระบบ
การลดจำนวนชั้นของแผงวงจรพิมพ์จะช่วยลดต้นทุนได้เสมอหรือไม่
ไม่ การลดจำนวนชั้นช่วยประหยัดเงินได้ก็ต่อเมื่อการเดินสาย การจ่ายพลังงาน และอิมพีแดนซ์ยังคงเป็นไปตามข้อกำหนดของการออกแบบที่จำนวนชั้นที่ลดลงเท่านั้น การลดจำนวนชั้นที่ทำให้อัตราส่วนเส้นต่อช่องว่างต่ำกว่ากระบวนการมาตรฐานของผู้ผลิต กำจัดระนาบอ้างอิงที่จำเป็น หรือสร้างอิมพีแดนซ์ที่ควบคุมไม่ได้ อาจทำให้การออกแบบเปลี่ยนไปใช้กระบวนการผลิตที่ช้าลงและมีราคาแพงกว่า หรือส่งผลเสียต่อผลผลิต ซึ่งจะทำให้เสียค่าใช้จ่ายมากกว่าคู่ชั้นที่ประหยัดได้
แนะนำโพสต์
การผลิตแผงวงจรพิมพ์ (PCB) ตัวกรอง TMM6
สารบัญ เหตุใดนักออกแบบตัวกรองไมโครเวฟจึงใช้...
เปรียบเทียบ Taconic RF 35 กับ RO4350B PCB
สารบัญ RF-35 เทียบกับ RO4350B การจัดซื้อและ...
การผลิตแผงวงจรพิมพ์ (PCB) ตัวกรอง TMM4
กระบวนการผลิตแผงวงจรพิมพ์ (PCB) สำหรับตัวกรอง TMM4 อยู่ภายใต้การควบคุมของ...
การผลิต PCB รุ่น TMM3 สำหรับโมดูล RF
การผลิต PCB รุ่น TMM3 มีประโยชน์มากที่สุดในกรณีที่โมดูล RF...
วิธีการรับใบเสนอราคาสำหรับ PCB
เราจะทำการวิเคราะห์ DFM/DFA ให้คุณและส่งรายงานให้คุณทราบ คุณสามารถอัปโหลดไฟล์ของคุณได้อย่างปลอดภัยผ่านทางเว็บไซต์ของเรา เราต้องการข้อมูลต่อไปนี้เพื่อแจ้งราคาให้คุณทราบ:
-
- Gerber, ODB++ หรือ .pcb เฉพาะ
- รายการ BOM หากคุณต้องการประกอบ
- จำนวน
- เวลาเปิด
สำหรับบริการ PCBA โปรดระบุ BOM (รายการวัสดุ) และคำแนะนำการประกอบเฉพาะของคุณ นอกจากนี้ เรายังเสนอบริการวิเคราะห์ DFM/DFA เพื่อเพิ่มประสิทธิภาพการออกแบบของคุณสำหรับการผลิตและการประกอบ เพื่อให้แน่ใจว่ากระบวนการผลิตจะราบรื่น
