Проектування мережі розподілу електроенергії на друкованих платах

Мережа розподілу живлення (PDN) – це інфраструктура, яка забезпечує стабільну напругу до кожної мікросхеми на вашій платі. Проектування PDN, яка підтримує цільовий імпеданс від постійного струму до кількох сотень МГц, вимагає систематичного підходу до вибору VRM, розміру конденсаторів та геометрії площини – нічого з цього неможливо зробити лише інтуїтивно.

Зміст

1. Архітектура PDN та частотні регіони
2. Розрахунок імпедансу цілі
3. Вибір VRM та визначення розміру об'ємних конденсаторів
4. Моделювання ємності площини та PDN
5. Вимірювання, валідація та поширені запитання PDN

Цей посібник охоплює повний процес проектування мережі розподілу живлення друкованих плат — від визначення цільового імпедансу до вибору VRM, визначення розміру конденсаторів, моделювання та валідації після виготовлення. Щодо ширшої концепції цілісності живлення, включаючи розміщення розв'язок та проектування площин, див. основний посібник з проектування цілісності живлення друкованих плат.

1. Архітектура PDN та частотні області

Повна розподілена мережа (PDN) охоплює кілька фізичних доменів, кожен з яких вносить свій внесок у загальний імпеданс індуктивністю, опором та ємністю. Найважливіше розуміння полягає в тому, що жоден окремий компонент чи елемент конструкції не контролює імпеданс у всьому діапазоні частот. Кожен домен має характерний діапазон частот, де він домінує, і кожен з них вимагає незалежної уваги до проектування.

Вимога пропускної здатності PDN визначається найшвидшим перехідним струмом, який може створити навантаження:

f_Макс = 0.5 / т_{підніматися}
Для процесора з часом наростання струму 1 нс: f_Макс = 500 МГц.
Для DDR5 зі швидкістю 6400 МТ/с та граничною швидкістю 100 пс: f_Макс поширюється до 5 ГГц, що вимагає ретельного управління ємністю корпусу та кристала.

Метою проектування є безперервна підтримка Z < Z _target від постійного струму до fmax _. Будь-який частотний проміжок, де імпеданс PDN перевищує Z _target, є потенційним джерелом просідання напруги, коливань або логічного збою на відповідній частоті комутації.

2. Розрахунок імпедансу цілі

Цільовий імпеданс є найважливішою специфікацією проектування PDN. Він перетворює допуск пульсацій напруги в кількісний бюджет імпедансу, якому має відповідати кожне рішення щодо вибору компонента та його компонування.

Z_мета = (V_{поставка} × пульсація%) / I_пік
V_{поставка}: номінальна напруга живлення | пульсації%: максимально допустима частка пульсацій | I_пікпіковий миттєвий струм з технічного опису мікросхеми

Ці цифри ілюструють надзвичайно широкий діапазон вимог до PDN. Шина ядра графічного процесора з опором 0.1 мОм вимагає майже ідеальної PDN — кожен міліом паразитної індуктивності в стеку друкованої плати, вихідному імпедансі VRM або масиві перехідних отворів має вимірний вплив. Правильне визначення цих цілей перед початком розмітки запобігає дороговартісному перерозподілу.

_{Піковий струм} I відображається в технічному описі мікросхеми як максимальний струм живлення, піковий робочий струм або як форми хвиль перехідного струму в розділі застосування. Для ПЛІС та процесорів інструменти оцінки потужності постачальників (Xilinx Power Estimator, Intel VID) надають точніші значення, ніж максимальні значення в технічному описі. Якщо значення недоступне, виміряйте вихідний струм VRM за допомогою струмового зонда на робочій системі та додайте запас 20–30% для найгіршого випадку роботи.

3. Вибір VRM та визначення розміру об'ємних конденсаторів

Регулятор напруги (VRM) домінує в імпедансі PDN від постійного струму до смуги пропускання петлі зворотного зв'язку. Нижче смуги пропускання петлі VRM активно регулює вихідний сигнал, демонструючи імпеданс у міліомному діапазоні. На частоті кросовера імпеданс досягає піків — це найважливіший перехід, який потрібно керувати. Вище смуги пропускання петлі вихідний імпеданс VRM зростає, і роботу беруть на себе конденсатори великої ємності.

Для високострумових шин понад 20–30 А потрібні багатофазні конфігурації живлення (VRM). Кілька фаз чергують свої цикли комутації, зменшуючи пульсації вихідного струму в коефіцієнт, що дорівнює кількості фаз, дозволяючи використовувати менші вихідні індуктивності та розподіляти теплове навантаження між кількома пристроями живлення. Для друкованих плат прискорювачів штучного інтелекту, які потребують живлення понад 200 А, стандартними є конструкції VRM з 8–16 фазами.

Вибір розміру об'ємного конденсатора

Об'ємні конденсатори усувають розрив імпедансу між смугою пропускання петлі VRM та діапазоном частот, де бере на себе керамічна розв'язка. Мінімальна об'ємна ємність, яка запобігає підвищенню імпедансу вище _{цільового значення} Z на кросовері VRM, становить:

C_маса = 1 / (2π × f_{кросовер} × Z_мета)
Приклад: Z_мета = 5 мОм, f_{кросовер} = 200 кГц → C_маса = мінімум 159 мкФ

Для високошвидкісних цифрових конструкцій перевагу надають великим MLCC-матрицям завдяки їх поєднанню низького ESR, низького ESL та стабільної ємності залежно від частоти та температури. Паралельний масив з кількома значеннями MLCC — наприклад, один 100 мкФ паралельно з кількома 10 мкФ — забезпечує ширшу ефективну смугу пропускання розв'язки, ніж один великий тип конденсатора будь-якого значення окремо.

4. Моделювання ємності площини та PDN

Мідні площини друкованої плати демонструють розподілену ємність між сусідніми площинами живлення та заземлення. Ця ємність площини ефективна на частоті вище 100 МГц — саме там, де дискретні конденсатори стали індуктивними та більше не сприяють розв'язці PDN.

C_літак = ε₀ × ε_r × А / д
ε₀ = 8.854 × 10⁻¹² Ф/м | ε_r = 4.3 (FR-4) | A = площа перекриття площини (м²) | d = товщина діелектрика (м)
Приклад: плата 100×100 мм, FR-4 товщиною 4 міл між площинами GND та PWR → C_літак ≈ 3.8 нФ

Хоча 3.8 нФ є невеликою ємністю в абсолютному вираженні, вона рівномірно розподіляється по всій площі плати та має дуже низьку індуктивність на високих частотах. Щоб максимізувати ємність площини: використовуйте препрег товщиною 3–4 міл між площинами GND та PWR (не осердя товщиною 10+ міл); максимізуйте площу перекриття міді та уникайте зайвих вирізів у площинах; та розгляньте використання матеріалів для вбудованої ємності з високим значенням εr ₍ таких як Sanmina C-Ply) для плат з _опором Z менше 5 мОм на частоті вище 100 МГц — ці матеріали можуть збільшити ємність площини в 100 разів порівняно зі стандартним FR-4.

Методи моделювання PDN

Моделювання PDN підтверджує, що розроблена мережа досягає цільового імпедансу перед виготовленням. На практиці використовуються три підходи в порядку зростання точності:

• Зосереджена модель на основі електронних таблиць: Моделює сегменти PDN як послідовні мережі RLC. Швидко та виявляє основні проблеми проектування, але не враховує площинні резонанси та просторові ефекти. Найкраще підходить для початкового вибору VRM та оцінки кількості конденсаторів.
• Моделювання S-параметрів PDN (Ansys SIwave, Cadence Sigrity, HyperLynx PI): Повне електромагнітне моделювання площин друкованих плат. Зафіксовує піки резонансу площин, антирезонансні нулі, вплив розщеплення площин та оптимізацію розміщення конденсаторів. Потрібно, коли Z_мета нижче 10 мОм.
• Моделювання в часовій області: Використовує реалістичні профілі струму IC з моделей живлення IBIS або виміряних форм хвиль. Забезпечує прямі прогнози падіння напруги за фактичних умов комутації. Найточніший метод для аналізу сигналу в найгіршому випадку.

5. Вимірювання, валідація та поширені запитання PDN

Після виготовлення друкованої плати перевірте імпеданс розподільчої мережі (PDN) перед повним складанням системи, щоб підтвердити, що результати моделювання досягнуті апаратно. Розбіжності між моделюванням та вимірюваннями найчастіше виникають через неточність моделей компонентів, незмодельовану паразитну індуктивність у перехідних отворах або роз'ємах, або плоскі резонанси, зміщені фактичними діелектричними властивостями.

1-портове вимірювання VNA

Виміряйте S11 у місці розташування контакту живлення мікросхеми з встановленими VRM та розділовими конденсаторами, а мікросхема видалена. S11 перетворюється на імпеданс:

Z = Z₀ × (1 + S11) / (1 − S11)
Z₀ = 50 Ом (імпеданс порту VNA). Для Z < 100 мОм використовуйте 2-портове шунтування для підвищення точності за низьких значень імпедансу.

Валідація в часовій області

Після повної збірки системи використовуйте пробник шини живлення (мінімальна смуга пропускання 20 МГц, бажано 1 ГГц) на виводі живлення мікросхеми під повним робочим навантаженням. Перевірте: пульсації напруги від піку до піку знаходяться в межах допустимого бюджету пульсацій; жодне перехідне падіння напруги не перевищує мінімальне значення робочої напруги; а частота пульсацій імпульсного регулятора видима та знаходиться в межах очікуваної амплітуди.

Поширені запитання

Що викликає антирезонансний пік в імпедансі PDN?

Антирезонансний пік виникає там, де імпеданс одного типу конденсатора (який стає індуктивним вище свого коефіцієнта опору) перетинається з імпедансом наступного типу конденсатора (який все ще є ємнісним). Імпеданси додаються, а не скасовують на цьому перетині, створюючи пік, який може перевищувати _{цільове значення} Z. Придушіть його, використовуючи конденсатори з дещо різними номіналами для розподілу резонансної частоти, додаючи резистивні демпфуючи конденсатори паралельно або вибираючи типи конденсаторів з вищим ESR на частоті кросовера.

Чи можна використовувати феритові кульки для ізоляції секцій PDN?

Феритові намистини підходять для ізоляції чутливих аналогових або радіочастотних шин від цифрового комутаційного шуму на частоті понад 10–100 МГц. Не використовуйте феритові намистини послідовно з високострумовими цифровими шляхами живлення — їхній імпеданс спричиняє значне падіння напруги під навантаженням, а нелінійна поведінка може спричинити нестабільність живлення від напруги (VRM).

Скільки фаз VRM мені потрібно?

Загальна рекомендація становить 10–15 А на фазу для стандартних конструкцій інтегрованих польових транзисторів VRM. Для лінії процесора на 60 А використовуйте 4–6 фаз. Для ліній графічного процесора або прискорювача штучного інтелекту при 200 А+ типовим є 12–16 фаз. Більша кількість фаз зменшує пульсації на виході, дозволяє використовувати менші індуктивності та покращує пропускну здатність перехідного процесу за рахунок більшої кількості контролера та польових транзисторів.

Щоб дізнатися про пов'язані теми щодо цілісності живлення, дивіться наші посібники з розміщення розв'язувальних конденсаторів , методів проектування силових плат , одночасного зменшення шуму перемикання та проектування багатошарових друкованих плат . Highleap Electronics надає послуги з перевірки проектів PDN та високошвидкісне виготовлення друкованих плат. Запросіть цінову пропозицію на ваш проект.