10层HDI PCB微孔和BGA逃逸工程

10层高密度互连（HDI）PCB并非仅仅指拥有十层铜层或采用细间距BGA封装。它指的是采用一种或多种高密度互连技术（通常包括激光钻孔微孔、盲孔或埋孔互连、焊盘内通孔、顺序堆叠、精细导体几何结构或这些技术的组合）的十层印刷电路板，这些技术能够在有限的电路板面积内创建传统镀通孔设计无法实现的布线通道。因此，一个完善的HDI设计应从布线和可靠性问题入手，而非仅仅关注时髦的堆叠方式。

Highleap Electronics 生产传统和 HDI 多层板，并在叠层结构发布前对完整的互连架构进行审查。审查应将四个通常单独处理的决策联系起来：封装逃逸策略、堆叠层数、材料和介质结构以及认证计划。项目特定 DFM 和堆叠结构审查 这是确认这些决定的合适时机。工厂的一般信息可在以下位置获取： HDI PCB制造页面而本文则重点讨论十层工程选择。

10层板何时真正需要HDI

当高密度互连 (HDI) 能够解决可衡量的密度、电气、机械或可靠性限制时，才是合理的。仅仅因为产品包含 0.5 毫米 BGA、使用高速接口或被描述为高端设计，就不应添加 HDI。某些 0.5 毫米封装具有较大的去封装区域，只需一层微孔即可解决。而其他相同间距的封装则具有完整的焊盘阵列、多个电源域和许多高速引脚对，可能需要两层堆叠或不同的层数。封装引脚分布至少与标称间距同等重要。

在十层板中使用HDI的典型原因

• 包裹逃逸： 使用现有的通孔焊盘和反焊盘几何形状无法触及 BGA 的内排。
• 路由通道恢复： 大型过孔场占用多层空间过多，并阻挡电源或参考平面。
• 更短的垂直过渡： 当目标信号层靠近元件侧时，盲微孔可以减少不必要的过孔长度和寄生电感。
• 焊盘内过孔放置： 为了保持扇出密度，需要在元件焊盘上直接填充并平坦化微孔。
• 紧凑的机械结构： 电路板的外形尺寸无法扩大，增加布线层会造成无法接受的厚度、成本或长宽比限制。
• 分区互连： 选定区域需要 HDI，而低密度区域可以保持传统，允许采用部分 HDI 结构，而不是全层解决方案。

在某些情况下，HDI 可能并非最佳首选答案

如果拥塞是由元件方向不良、不必要的层间切换、过大的反焊盘、过多的禁焊区或低效的电源引脚策略造成的，那么添加微孔可能掩盖布局问题，而无法解决问题。略微增大电路板轮廓、更改BGA封装的去封装方案、将一组信号移到另一侧，或者使用十二层传统电路板，这些方案的风险都比强行构建复杂的十层HDI结构要低。设计评审应在确定制造等级之前，对这些方案进行比较。

如何读出并选择 1+8+1、2+6+2 和 3+4+3

在常用的对称符号中 A+B+A每个“A”代表在中央“B”层子组件外部添加的叠层铜层数。这些数字之和即为铜层总数。因此，1+8+1、2+6+2 和 3+4+3 都是十层结构。这种表示方法本身并不定义每个过孔连接、确切的压制次数、各层的功能，也不定义中央子组件是否包含埋孔。这些细节应在制造图纸和已批准的叠层结构中说明。

不要仅从 BGA 沥青中选择堆积物

必须根据完整的逃逸分析来决定封装的扩展层数。该分析至少应显示必须离开封装的信号行数、电源和地线过孔的位置、线对间距、参考平面连续性、每个信号层的预期扇出方向，以及相邻焊盘或过孔之间的可用路径数。2+6+2 的封装并非一定优于 1+8+1；只有当第二层扩展层能够提供第一层无法提供的布线路径时，才合理使用 2+6+2 的封装。

任意层互连是单独的决策。

任意层高密度互连（HDI）通常使用填充式微孔连接结构中的相邻层对。它提供了最大的垂直布线灵活性，但也会产生更多的填充式接口、更多的工艺回路以及更多的对位或界面缺陷。它不应被用作完成逃逸架构的默认替代方案。当需要使用任意层时，图纸应明确标明允许的过孔堆叠、禁止的堆叠高度、跳孔规则以及可靠性测试方案。

微孔几何形状、捕获焊盘和焊盘内通孔

微孔规则必须与制造商协商确定，并根据实际的介质层厚度、激光系统、箔材处理、铜填充工艺和对准能力进行调整。通用的“75 μm 孔径，225 μm 焊盘”规则并不适用于所有层压板或所有厚度。即使激光开口尺寸相同，当树脂体系、玻璃类型或​​铜箔发生变化时，也会产生不同的入口、中壁和目标焊盘情况。

HDI设计评审中应包含的参数

• 激光切割开口及成品几何形状： 请说明该尺寸是艺术品开口、标称入口直径、成品顶部直径还是最小目标直径。
• 介质层厚度： 使用微孔位置处的压制介质厚度，而不是未压制预浸料目录中的值。
• 纵横比 制造商应确认其合格的深度直径比范围。保守的设计通常会避免过孔深度超过其有效直径。
• 占领土地： 根据激光直径、所需的环形焊盘、定位预算和靶垫工艺能力来确定尺寸。
• 反垫： 通过电气间隙、阻抗场相互作用和制造对准来确定；它不是捕获焊盘的固定延伸。
• 铜填充： 定义填充方法、允许的凹坑或凸起、平坦化要求以及过孔是否支持另一个微孔或元件焊盘。
• 填充后的表面铜： 检查包覆电镀和填充电镀是否会增加超出细线蚀刻窗口的外部或堆积铜层。

一个实际的起始窗口，而非发布规则

许多量产型HDI设计采用直径约为75-125 μm的激光微孔，并搭配厚度约为50-100 μm的压制层压介质。这些数值对于早期布局研究很有用，但并非制造授权。一旦确定了实际的玻璃结构、树脂含量、目标铜层和成品铜层，接近该范围边缘的设计就可能无法制造。经批准的叠层结构和DFM响应必须优先于通用库值。

通孔、填充通孔和封盖通孔并非可以互换使用的术语。

位于元件焊盘内的过孔通常需要填充并进行平面化处理，以防止焊料流入孔内，并确保焊盘保持平整。对于HDI微孔，当过孔支撑BGA焊盘或其他堆叠式微孔时，通常采用铜填充。树脂填充并覆铜的机械过孔结构不同，其加工和可靠性要求也不同。制造说明应明确过孔类型、填充材料、盖层要求、可接受的表面凹陷程度以及检测方法。

无地或超小型建筑需要单独的资格认证。

那些最大限度减少或消除传统焊盘、采用极细增材导体或采用类似基板几何形状的设计，不应被视为标准减材HDI的常规延伸。它们需要针对特定​​工艺进行能力评估，制定专门的图稿规则、检验标准和商定的生产路径。十层结构并不意味着SLP结构就自动可用。

堆叠式、交错式和跳跃式微孔

交错式微孔

交错式微孔在连续的堆叠层上错位排列，并通过中间层的短导体段连接。虽然它们比垂直堆叠结构占用更多的布线面积，但避免了将所有接口置于同一轴线上，通常也简化了铜箔填充。如果封装几何形状允许这种错位排列而不影响信号传输或层间连续性，那么交错式结构通常是风险较低的初始选择。

堆叠微孔

堆叠式微孔将连续的填充孔放置在同一轴线上。它们能够保持最小的垂直互连尺寸，并且在高密度全网格封装中可能必不可少。其可靠性不仅取决于孔径：靶焊盘的准备、铜填充质量、界面清洁度、电镀结构、反复层压暴露以及堆叠层数等因素都至关重要。行业经验表明，某些堆叠结构中存在隐藏的界面失效，因此设计不应将外观可接受的微截面作为可靠性的唯一证明。

跳过微孔

跳跃式微孔穿过多个介质层到达非相邻目标。它并非简单的相邻层微孔的加深版本。激光必须在保持目标焊盘完整性的同时去除多个树脂/玻璃结构，而增加的深度可能会缩小合格工艺窗口。跳跃式微孔仅应在制造商已验证确切的介质组合、深度、开口和目标结构后方可使用。图纸应明确说明是否允许使用跳跃式微孔；不应以暗示的方式呈现。

混合结构

电路板的大部分区域可能采用交错式微孔，仅在布线需要时才使用堆叠式微孔对，中心子组件采用埋入式机械孔，连接器则采用通孔。这种混合架构通常比在整个设计中强制使用单一的过孔方式更经济、更稳健。然而，它确实需要一张清晰的过孔图，明确标识起始层和终止层，并防止在不合格的接口上意外堆叠过孔。

顺序层压和HDI工艺流程

顺序堆叠是一个重复的制造循环，并非简单的层压后进行激光钻孔。每一对新添加的介质/铜层都必须经过层压、对准、按需成像、激光钻孔、清洁、金属化，并且——当需要在其上方堆叠另一个微孔时——还需要进行填充和平面化处理，之后才能添加下一层堆叠层。

代表性的 2+6+2 流

1. 构建六层中心子组件。 内部层经过成像、蚀刻和检测。如果中心部分包​​含埋入式过孔，则在中心部分完成之前，可能需要进行钻孔、金属化和额外的叠层处理。
2. 添加第一对构建体。 L2 和 L9 的电介质层和铜层层压到中心位置。对准补偿基于对中心子组件位移的测量。
3. 创建第一层微孔。 激光钻孔 L2-L3 和 L9-L8，然后根据下一级架构进行清洁、金属化和电镀或填充。
4. 添加第二对构建对。 将 L1 和 L10 层压到处理好的表面上。
5. 形成外部微孔。 激光钻孔 L1-L2 和 L10-L9。在组件焊盘需要的地方进行填充/平面化处理。
6. 形成剩余的通孔或可控深度孔。 机械钻孔、去污和通孔电镀处理按顺序进行，以保持已批准的铜结构。
7. 完成外层、遮蔽、精加工、轮廓设计和测试操作。

这个例子涉及一台中央子装配冲压机和两台叠层冲压机。如果只称其为“两循环”或“三循环”冲压板，而不明确是否将中央冲压机计入，会造成采购和工程方面的混乱。报价单和工艺流程单应明确列出实际的工艺顺序，而不是使用简写。

重复层压会改变什么？

• 维度运动不断累积。 艺术作品缩放和钻孔补偿必须基于材料体系、面板方向和测量的工艺历史。
• 树脂流动受到更多限制。 填充铜结构、平面密度和局部铜不平衡会导致树脂不足或介质厚度不均匀。
• 表面铜可以形成铜垢。 反复缠绕、填充和面板电镀可能会降低蚀刻精细外导体或堆积导体的能力。
• 热历史增加。 材料的选择必须考虑合格的压机和装配环境，但仅凭分解温度并不能决定其适用性。
• 注册预算收紧。 最深的堆叠依赖于多个独立配准的图像、激光图案和目标垫。

完整的制造流程在下文中进行了详细说明。 10层PCB制造工艺指南HDI 图的目的是使过程明确无误：每个过孔都必须有起始层、终止层、填充条件以及与上方和下方过孔的允许关系。

BGA逃生计划（按倾角和图钉图）

封装间距是一个有用的筛选参数，但它本身无法预测所需的封装厚度。最终的封装厚度取决于焊盘直径、阻焊层策略、焊球去除、焊盘行数、电源/地线分布、差分对要求、允许的颈缩、可用信号层以及走线是否可能穿过焊盘或微孔捕获焊盘之间。

0.8 毫米间距

许多 0.8 毫米厚的 BGA 封装可以采用传统的狗骨形扇出布线和机械钻孔过孔进行布线，尤其是在封装并非全网格封装的情况下。HDI 仍然有助于减少过孔堵塞、保持参考平面或缩短某些高速过渡段，但不应假定其是必要的。

0.65 毫米间距

在 0.65 毫米的间距下，传统方案和 HDI 方案均可行。采用焊盘内过孔的 1+8+1 架构可以简化扇出，但具体选择取决于能否在不违反环形焊盘、阻焊层或布线通道要求的情况下触及内排引脚。电源过孔的布局往往比信号数量更能决定方案的成功与否。

0.5 毫米间距

0.5 mm 全栅格 BGA 通常受益于焊盘内微孔。对于未封装或行数较少的封装，一层堆叠层可能就足够了；而对于高密度全栅格封装，则可能需要两层堆叠层或重新设计层分配。如果不审查引脚图、引脚对分类和电源分配，就断言每个 16 行封装都可以采用 2+6+2 堆叠层，这是不安全的。

0.4 毫米间距

在 0.4 毫米间距下，焊盘几何形状、阻焊层定义、焊盘缩颈和铜填充平坦化都至关重要。多层 HDI 封装很常见，但并非必须采用 3+4+3 层。有些封装可以通过两层堆叠和仔细的去封装工艺实现焊盘缩颈；而另一些则需要任意层封装、更细的导体或类似基板的工艺。在焊盘图案和过孔库最终确定之前，必须确认制造工艺路线。

间距小于 0.4 毫米

小于 0.4 毫米的封装可能会使设计从传统的减材式 HDI 工艺转向改进的半增材式或类基板制造工艺。这种转变会影响导体形状、铜厚度、检测、阻焊层对准、面板尺寸和供应商资质。它应该被视为一种不同的工艺类别，而不是像普通的“更小微孔”选项那样进行宣传。

逃脱研究应该提供什么

• 密度最高的封装象限的逐层扇出图；
• 与拟议堆叠结构相关的微孔和捕获区域库；
• 每层可用路由通道的数量；
• 通过分配提供电力和地面，包括对飞机的反撞击；
• 每条高速航线的参考平面标识；
• 最深的盲连接和任何不可避免的过孔堆叠；
• 一份需要加工商批准的假设清单。

材料、阻抗和信号完整性

HDI材料的选择是一个综合考虑可靠性和电气性能的过程。低损耗因子并不一定意味着层压板适合顺序堆叠，高分解温度也并不一定保证微孔的可靠性。芯材和预浸料的具体结构、铜箔处理、树脂流动性、尺寸稳定性、激光响应以及合格的压制工艺配方都至关重要。

十层HDI叠层材料问题

• 所选预浸料是否有玻璃纤维状和树脂含量，能够产生所需的压制介电层厚度？
• 制造商是否已对拟议数量的增材压力机进行尺寸变化表征？
• 该树脂系统能否在指定的微孔深度进行激光钻孔和去除涂层，且效果干净利落？
• 铜填充工艺能否在不产生过多表面铜的情况下满足平面度要求？
• 该层压板是否符合预期的组装回流焊工艺要求，并能承受任何返工风险？
• 对于高速通道，是否提供实际结构的设计 Dk、Df 和铜粗糙度输入，而不仅仅是系列级数据表标题？

高性能材料系列，例如松下MEGTRON、Isola I-Tera或Tachyon，以及Rogers RO4000系列材料，可满足不同的电气和加工需求。即使它们的标称介电常数（Dk）或介电损耗（Df）值看起来接近，也不应认为它们可以互换。材料替换可能会改变阻抗、插入损耗、玻璃纤维编织特性、压制厚度、钻孔响应和层压板位移。材料的替代应通过经批准的清单或在重新计算叠层结构后获得客户的书面授权来控制。

HDI 区域中的受控阻抗

微孔附近的细导体对成品铜、介质层厚度、阻焊层、局部平面开口和蚀刻形状非常敏感。阻抗模型应使用实际的叠层结构，并包含具有重要电学意义的窄颈缩段。诸如“3 mil 线宽等于 50 欧姆”之类的通用库值无法在不同的材料体系或铜厚度之间通用。

制造方案应按层、几何形状、参考平面、目标值和公差标明每个阻抗等级。供应商随后需返回生产线宽度和介质结构以供审批。时域反射计 (TDR) 验证应遵循采购文件和合适的试样设计；试样的数量和位置是双方商定的要求，并非自动采用“每半块面板一个”或“每四分之一块面板一个”的格式。更多详情请参见…… 阻抗控制工程指南.

微孔并不能取代过渡分析的必要性。

较短的盲孔通常比直通孔的未使用短截线更少，但过渡部分仍然包含焊盘电容、反焊盘不连续性、回流路径几何形状以及可能的参考平面变化。高速通道应作为完整的互连进行评估。在某些情况下，背钻直通孔优于高微孔堆叠；而在其他情况下，浅微孔则是更简洁的解决方案。选择应基于通道和可靠性分析，而不是基于高密度互连（HDI）始终在电气性能上更优的规则。

鉴定、可靠性测试和生产检验

IPC-6016 不应再被指定为 HDI 板的现行验收标准。该标准已被废止，相关的 HDI 一致性要求已转移至适用的产品规范中。对于刚性十层 HDI 板，主要性能规范通常为采购文件中规定的修订版和等级的 IPC-6012。柔性和刚柔结合的 HDI 结构则通过 IPC-6013 进行规范；高频板在适用情况下可采用 IPC-6018。IPC-A-600 提供验收条件的直观解释，但并不取代现行的性能规范。

为什么堆叠式微孔需要比常规显微切片更深入的分析

抛光横截面仅能检测通孔结构的极小部分，可能无法发现仅在反复回流焊或热循环后才会打开的薄弱界面。对于多层堆叠、高装配暴露或严苛工况的产品，认证方案应结合结构检测和电监控测试。具体的试样、预处理、循环次数、温度和失效阈值应由客户规范定义或与制造商协商确定。

有用的资格认证和验收工具

• 对流回流焊组件仿真： 用于在结构或电气评估之前，将电路板或试样暴露于特定的回流焊曲线中。
• 直流电流引起的热循环： 通过电加热菊花链测试片，并监测重复循环中的电阻变化。
• 热冲击或腔室循环： 当产品规格要求模拟使用条件下的环境变化时使用。
• 显微切片分析： 评估靶垫状况、填充质量、电镀结构、对准情况、介电完整性以及分离或裂纹的迹象。
• AOI和激光钻孔检测： 在适当的制造阶段验证图案缺陷、目标对准和孔几何形状。
• 电气测试： 根据采购规格，验证成品电路板的连续性和隔离性。
• TDR： 当指定阻抗控制时，验证受控阻抗试片。

资质认证、批次验收和发货记录各不相同。

供应商能力鉴定可定期针对代表性结构进行。引入新的叠层结构、材料或过孔结构时，可能需要进行首件测试。生产批次验收可使用相关规范和采购文件中规定的试件或样品。发货记录是指随电路板实际交付的报告。这三个层级的检验不应被简单地理解为每块电路板或每个面板都经过了所有可靠性测试。

成本、交货期驱动因素和报价方案

HDI 的成本取决于工艺流程和良率风险，而不是附加在封装名称上的通用附加费。两个名义上相同的 2+6+2 电路板，如果一个采用标准面板上交错排列的 100 μm 微孔，而另一个采用堆叠式焊盘内通孔、超细线、低损耗材料、高精度套准以及详尽的认证文档，则报价可能截然不同。

最大的成本和进度驱动因素

• 层压和埋孔叠层步骤的数量；
• 堆叠式与交错式微孔数量和最大堆叠高度；
• 铜填充、平整化和允许的表面凹陷；
• 完成所需电镀工序后的最小导体宽度/间距；
• 材料供应情况、面板尺寸和尺寸稳定性历史；
• 成品厚度、通孔纵横比和混合通孔技术；
• 阻抗等级和测试卡要求；
• 产品类别、首件鉴定和所需报告；
• 电路板尺寸、阵列设计、面板利用率和预测良率；
• 数量、配送方式以及技术上是否可行加急路线。

由于这些因素相互影响，本文并未公布固定的百分比或保证的原型制作天数。 10层PCB成本指南 解释了如何比较报价，而不会混淆材料价格、工艺非经常性工程费用、测试工具和物流。

工程级HDI报价所需文件

• Gerber X2、ODB++ 或 IPC-2581 制造数据；
• 包含每个盲孔、埋孔和激光通孔的起始/停止层表的 NC 钻孔/布线数据；
• 包含成品厚度、铜材、表面处理、等级和尺寸公差的加工图纸；
• 建议的叠层结构或允许制造商设计叠层结构；
• 阻抗表列出层、几何形状、参考平面、目标值和容差；
• BGA 数据或高密度封装的扇出图像；
• 材料限制和替代政策；
• 过孔填充、封盖和平面度要求；
• 资格、优惠券、检验和报告要求；
• 当可靠性取决于回流焊暴露时，数量、交货计划、面板/阵列偏好和组装规格。

提交一份10层HDI PCB用于DFM和报价。

制造前 HDI 发布检查清单

只有当封装结构表示、过孔图和布线意图描述的物理结构完全一致时，HDI 设计才能用于报价。发布文件应显示所有盲孔、埋孔和直通孔跨度；标明哪些微孔是堆叠式、交错式、跳孔式或焊盘内过孔；并说明所需的填充率、平面化程度和盖层条件。封装缺陷分析应阐明每个封装层数的必要性，而不应仅以封装间距作为决策依据。

• 确定中心子组件、组装顺序和实际层压顺序。
• 确认激光通孔直径、介质厚度、捕获焊盘、目标焊盘和纵横比为合格的几何形状。
• 确定需要进行结构特定可靠性鉴定的微孔堆叠结构。
• 在发布设计稿变更之前，请将生产叠层结构和阻抗几何形状返回以供审批。
• 在采购文件中明确优惠券结构、抽样频率、验收标准和交付报告。
• 供应商工艺鉴定、首件鉴定和例行批次验收是分开进行的；它们不是同一个测试程序。

最可靠的方案通常是能够清除封装缺陷、保持参考平面并满足产品认证计划的最简单的封装方式。增加封装层数可以节省布线空间，但也会增加套准误差、热暴露、填充/平坦化操作以及良率风险。