从DFM到检验的10层PCB制造流程

十层印刷电路板的制造过程遵循一套严格的控制流程，其中每一道工序都会影响下一道工序。内层图案补偿会影响层压后的套准；层压决定了介质层的厚度和钻孔的对准；钻孔和去污会影响铜的附着力；电镀会改变成品导体的几何形状；最终的电气和结构测试则验证整个工艺流程是否在既定的设计范围内。将这些工序视为独立的检查清单掩盖了制造过程中最重要的事实：多层电路板的良率是通过管理各步骤之间的衔接来实现的。

本文首先介绍传统的十层刚性板材制造工艺，然后阐述HDI、刚柔结合、混合材料和特殊功能结构之间的差异。本文并未给出固定的压制温度、通用的钻孔速度或强制性的抽样方案，因为这些参数取决于所选材料体系、板材几何形状、产品规格和合格的工厂工艺。项目特定的工艺流程单在DFM评审后制定，并成为控制制造的指导性文件。

Highleap Electronics 提供多层PCB 制造服务，但客户和制造商必须共同确定最终的叠层结构、公差、过孔结构、验收等级和文档。更广泛的10 层 PCB 工程概述解释了叠层结构和采购选择；本页则跟踪电路板从设计到生产的整个过程。

工程版本发布：生产前必须解决的问题

制造并非始于收到 Gerber 文件之时，而是始于将接收到的数据转换为经批准且内部一致的制造包之后。大多数代价高昂的十层电路板错误都源于成像之前：例如未定义的过孔起始层、与最终铜箔厚度冲突的走线宽度、未达到所需厚度的叠层结构，或者布局冻结后因材料替换而导致阻抗变化。

通常需要的数据集

• Gerber X2、ODB++ 或 IPC-2581 层数据，层顺序明确；
• 按孔类型和起始/停止层分隔的 NC 钻孔和布线文件；
• 包含成品厚度、成品铜层、电路板轮廓、公差、表面处理和验收要求的制造图纸；
• 叠层或叠层约束，包括阻抗参考层；
• 具有层、几何形状、目标和容差的受控阻抗表；
• 如适用，请注明过孔填充、背钻、沉头孔、边缘镀层、开槽孔或深度铣削等说明；
• 材料规格和替代政策；
• 面板或输送阵列要求；
• 标记、序列化、可追溯性和报告要求；
• 当组装规范或特殊可靠性要求影响裸板认证时。

CAM 和 DFM 检查

CAM团队会验证网表一致性、钻孔到铜箔的间隙、环形焊盘、阻焊层对准情况、铜箔到边缘的间距、布线可行性、试片放置、铜箔平衡以及电路板轮廓与拟定生产面板之间的配合情况。受控阻抗结构会使用拟定的材料结构和成品铜箔重新计算。如果供应商为了满足阻抗要求而更改线宽或线间距，则应将更改返回以供审批，而不是将其悄悄地嵌入到生产数据中。

对于一个十层电路板，DFM 输出至少应回答以下五个问题：

1. 拟建的堆栈能否达到最终所需的厚度和公差？
2. 每个钻孔结构都能满足注册、环圈和长宽比要求吗？
3. 镀层完成后，还能蚀刻出所需的导体几何形状吗？
4. 利用现有材料结构能否达到所需的阻抗值？
5. 指定的测试和报告是否与产品类别和采购文件相符？

生产面板设计

单个电路板被嵌套在带有工装孔、定位标记、电镀定位槽、试样、测试结构和工艺裕量的制造面板中。面板的朝向会影响尺寸变化、玻璃纤维编织方向、加工良率和弯曲/扭曲。面板不仅仅是将更多部件装入一张板材的一种方式；它还是成像、钻孔、电镀和测试设备所使用的工艺载体。

内层成像、蚀刻和AOI

每个内部铜图案都始于覆铜芯。该芯材经过清洗、涂覆光刻胶、成像、显影、蚀刻和剥离等工序。最终导体的宽度取决于图案补偿、铜厚度、光刻胶化学成分、曝光时间、显影液条件、蚀刻液化学成分以及喷涂动态等因素。因此，笼统地说每条走线都符合单一公差是具有误导性的；其性能取决于几何形状和铜结构。

材料制备和鉴定

芯材按材料类型、厚度、铜箔重量、玻璃类型和批次进行分批交付。受控材料项目可能需要在面板进入成像阶段之前进行明确的标识和批次追溯。表面污染、氧化或存储损伤会降低光刻胶的附着力，进而影响层间粘合强度，因此，处理和烘烤要求必须遵循层压板供应商的加工指南和工厂的合格操作规程。

激光直接成像

激光直接成像技术利用数字图像曝光光刻胶，避免了胶片母版常见的尺寸误差。该系统将图案对准面板靶标，并应用基于材料和工艺历史的比例补偿。对准精度取决于面板尺寸、芯材厚度、材料稳定性、靶标质量以及所用设备；不应简化为一个统一的微米值。

蚀刻和导体补偿

通过化学方法去除未保护区域的内层铜。由于蚀刻也会侵蚀导体侧壁，因此CAM图稿会根据铜厚度和蚀刻工艺进行适当加宽。在较厚的铜层上绘制细线需要更大的补偿，并且可能形成影响阻抗的梯形轮廓。这也是设计文件中标称线宽不一定是最终生产图稿线宽的原因之一。

自动光学检测

AOI（自动光学检测）将蚀刻面板与已批准的数字数据进行比较，并标记出开路、短路、划痕、凸起、残留铜和其他图案异常。AOI 通常应用于所有内层面板，但 AOI 合格并不代表介电质量、镀层完整性或成品板的可靠性。检测到的缺陷将按照受控程序进行审查。维修策略应由工厂质量体系和客户要求制定；对于高可靠性产品，绝不能想当然地认为隐蔽导体维修是可接受的。

粘合处理、铺层和层压

内层验收完成后，对铜表面进行处理，使其与树脂体系粘合。处理过程必须确保粘合力，同时避免形成过大的凸起，以免增加高速导线的损耗。传统的氧化工艺、还原氧化工艺以及氧化物替代工艺，只要与所选材料匹配，均可适用。

铺层结构

十层堆叠结构可以由多个芯材和预浸料界面构成，也可以由芯材和外层铜箔组合构成。并非必须使用“五个芯材”，芯材的数量取决于堆叠结构。例如，有些设计使用四个双面芯材（L2-L9）加上外层铜箔，而另一些设计则使用不同的芯材组合来控制介质的可用性或埋孔结构。铺层图必须与批准的层序完全一致，并标明每个界面的材料、玻璃类型、树脂含量、铜含量和方向。

为什么固定的印刷配方是错误的

压制温度、压力、真空度、升温速率、保温时间和冷却时间均根据层压板供应商的固化要求和加工商的合格配方选择。诸如“200℃，350psi，90分钟”之类的通用描述并不适用于高Tg FR-4、低损耗PPE系统、聚酰亚胺、PTFE基复合材料或混合结构。固化过程必须确保树脂流动、消除空隙并完全固化，同时避免过度挤出、树脂不足或尺寸不受控制的变化。

层压控制

• 铺层前进行材料和批次核实；
• 洁净室或受控环境操作，符合工艺要求；
• 书籍导读和铜平衡复习；
• 真空和压力曲线监测；
• 树脂流动和厚度预测；
• 印刷后进行注册目标检查；
• 成品面板厚度及弯曲/扭曲检查；
• 必要时提供优惠券或首件商品信息。

常见的层压缺陷

空隙可能是由于空气滞留、污染或树脂流动性不足造成的。当铜层密度高、填充面积大或压力过大时，会导致树脂不足，从而造成介电层厚度不足。分层可能是由于表面处理不良、潮湿、材料不相容或固化不当造成的。树脂流动性过强会改变介电层的厚度和阻抗。内层错位可能是由于图案缩放、模具问题、面板移动或结构不对称造成的。每种缺陷都有不同的根本原因；仅仅提高标称玻璃化转变温度（Tg）并不能解决任何问题。

机械钻孔、激光钻孔和深度控制特征

钻孔确定了层间连接的几何形状。制造数据应区分镀通孔、非镀通孔、埋孔、盲孔、激光微孔、背钻、沉孔和可控深度钻孔。将这些孔型混为一谈，放在同一个钻孔表中，是造成制造问题和刀具选择错误的常见原因。

机械钻孔

硬质合金刀具的选择取决于成品孔径、材料、面板堆叠方式、所需的壁厚质量和位置公差。主轴转速、进给量、切屑负荷、支撑材料和入口材料均为工艺变量，而非固定值。极小的机械钻头可能需要减少面板堆叠方式并缩短刀具寿命。陶瓷填充或高频材料会增加磨损，并需要不同的刀具几何形状。供应商还必须考虑电镀余量：钻孔直径大于电镀后孔的成品直径。

钻孔登记和涂抹

钻孔必须位于内层捕获区域内，所有成像、层压和钻孔公差综合考虑后仍需保持在该区域内。厚板、小孔和高层数会减少可用的环形裕量。钻孔过程中的热量和机械作用会导致树脂涂抹在裸露的内层铜上，因此在金属化之前对孔壁进行处理至关重要。

激光钻孔

HDI微孔通常采用CO2、UV或激光组合工艺形成，具体工艺取决于介质和铜结构的形成。CO2系统广泛用于树脂基堆积介质，通常需要预先制备铜开口；UV系统可以精细控制地处理铜和介质。最佳工艺取决于孔径、目标深度、增强方式、铜开口方法、产量以及设备的适用性。不应笼统地认为对于给定的标称直径，始终需要一种特定的波长。

背钻

在确定电路板的层连接方式后，反向钻孔用于去除镀通孔中未使用的部分。必须记录工具直径、进给方向、停止深度和允许的剩余孔径。可实现的剩余孔径取决于层位置、电路板厚度、深度控制方法、对准和验证。通用的“距信号层 4 mil”规则并不适用；设计需要在满足通道孔径目标的同时，与连接层保持安全间隙。

其他可控深度功能

沉孔、倒角、空腔、硬币槽和深度铣削槽需要单独的机械数据和公差定义。它们的加工顺序可能会影响电镀、阻焊层和最终轮廓。深度标注应明确基准面、目标深度或剩余厚度、公差以及该特征是否需要电镀。

去除污渍、化学镀铜和电镀

钻孔后，孔壁不导电，可能含有树脂残留物、玻璃颗粒和机械碎屑。孔壁处理和金属化形成导电通路，后续电镀工艺可在此基础上达到所需的厚度。

涂抹和调理

高锰酸盐、等离子体或组合工艺可去除涂层并处理介质。化学成分必须与树脂体系相匹配；过度处理会破坏介质或玻璃界面，而处理不足则可能在内层铜上留下污染物，从而削弱互连强度。低损耗和混合材料结构可能需要特殊的处理，因为它们的树脂化学成分与传统的FR-4不同。

初始导电层

化学镀铜或合格的直接金属化工艺在预先处理过的孔壁上沉积一层薄的导电膜。其目的是为电镀提供连续的导电性。单一的标称厚度并不适用于所有工艺；覆盖率、附着力和连续性比仅提供一个没有具体规范的通用数值更为重要。

电解铜电镀

电镀工艺会在孔内和裸露的铜表面形成铜层。随着孔径比的增大，电镀难度也会增加。通过控制电流密度、搅拌、化学成分和面板电流分布，确保孔中心获得足够的铜层，同时避免表面过度堆积。产品验收依据是相关的性能规范和采购文件，而非孤立的市场价值。

微孔填充

填充式微孔采用特殊的电镀工艺，优先从底部填充，同时最大限度地减少空隙、接缝和过多的表面铜。当上方堆叠另一个微孔时，填充后的表面必须足够平整，以满足下一层介质和目标焊盘的要求。应明确允许的凹坑或凸起以及检测方法。填充式微孔工艺不同于用树脂堵塞通孔并在其上电镀盖层。

外层成像、图案电镀和蚀刻

外层加工与内层减材蚀刻的区别在于，镀孔和表面导体通常在图案电镀过程中形成。典型的工艺流程是：首先对外部图案进行成像，然后在裸露区域镀铜，涂覆锡等蚀刻光刻胶，去除光刻胶，蚀刻掉不需要的基底铜，最后去除蚀刻光刻胶。虽然也可以采用其他合格的工艺，但工艺顺序必须满足孔壁和导体的要求。

在发布艺术作品之前，必须先确定最终的铜材成品尺寸。

外导体的厚度并不等于初始箔片的厚度。孔镀和图案镀会增加铜层厚度，而过孔填充或包覆镀工艺还会进一步增加铜层厚度。因此，细线加工能力必须根据最终表面铜层厚度来评估，而不是根据箔片目录值来评估。这一点在HDI板上尤为重要，因为重复镀层会缩小蚀刻窗口。

外层AOI

蚀刻完成后，对外部层进行光学检测，以检查是否存在开路、短路、导体损伤、残留铜和焊盘异常。AOI 数据不能取代电气测试，因为某些缺陷可能隐藏、间歇性出现或与孔互连有关。它是分层验证策略中的一个阶段。

边缘镀层和齿槽

镀层边缘和半孔需要协调轮廓和镀层顺序。边缘镀层区域可以在镀层前进行铣削，并在之后进行精加工。半孔需要进行孔位定位和最终铣削，以形成指定的镀层半孔几何形状。这些特征应在图纸上标明，仅凭铜版画无法准确推断。

阻焊层、图例、表面处理和轮廓

阻焊层制备和成像

铜表面清洁后，涂覆液态光刻掩模，表面干燥，成像，显影并完全固化。掩模套准需根据焊盘尺寸、掩模定义或非掩模定义的焊盘策略、通孔遮罩要求和元件间距进行评估。固定的掩模厚度范围并不适用于所有油墨、特征和位置；具体要求由产品规格和认可的材料决定。

图例和标记

图例必须避开裸露的焊盘、测试点和关键焊盘。序列号、日期代码、批号、UL 标志和客户标识的位置应根据制造图纸和可追溯性计划确定。标记内容应在生产前获得批准，因为在制造完成后添加或移动代码可能会违反客户控制的图稿。

表面处理选择

该涂层可保护裸露的铜，并为焊接、引线键合或磨损触点提供接口。选择时需考虑组装方法、元件间距、存储条件、射频损耗、触点磨损以及法规要求。

• 烟灰： 平面结构，广泛用于细间距装配。要求应参考适用的IPC-4552版本，而非依赖于简化的市场宣传厚度。
• ENEPIG： 支持在 IPC-4556 标准规定和控制下进行的焊接和某些引线键合应用。
• OSP： 适用于兼容的组装和处理条件的薄型有机保护层。
• 浸银或浸锡： 根据特定的装配、压入配合或电气要求进行选择，并具有存储和搬运控制功能。
• 喷锡： 对于许多通孔和较大特征的应用来说，它非常坚固耐用，但其平面度不如浸渍式表面处理。
• 电镀硬金： 选择性地用于磨损触点，例如边缘触点；触点应用中规定了镍和金的厚度。

表面涂层厚度验证遵循适用的表面涂层规范和约定的抽样方案。除非实际需要并已执行，否则不应宣传为对每个焊盘或每块电路板进行XRF测量。

最终分析

通过铣削、冲孔、激光切割或V型划线等方式分离电路板或制作交付阵列。图纸应明确最终尺寸、边缘公差、卡槽、分离导轨、V型划线剩余厚度以及元件到边缘的限制。根据相关验收要求，对成品电路板或阵列的弯曲和扭曲情况进行评估。

电气测试、时域反射计测试和结构验证

电气连续性和隔离

未装配电路板的电气测试用于验证预期网络是否已连接，以及非预期网络是否保持隔离。飞针测试设备常用于原型制作和小批量生产，因为它无需专用夹具。夹具测试可以提高稳定量产的生产效率。测试参数、数据和覆盖范围应符合采购规范和适用的IPC-9252要求。生产效率和夹具成本取决于设计，不应作为通用值。

TDR阻抗验证

阻抗控制板的验证是在设计的测试样片上使用时域反射法进行的。测试样片必须能够充分精确地再现相关层、铜层、介质层和参考配置，以代表产品结构。IPC-TM-650 2.5.5.7A 描述了 TDR 测量方法，而测试样片的几何形状、测试频率、验收公差和报告则由订单文档规定。没有通用规则规定 +/-5% 的误差必须“每个面板一半使用一个测试样片”，或者 +/-3% 的误差必须“每个面板四分之一使用一个测试样片”。

显微切片和结构评估

制备代表性试样，进行抛光和检查，检查内容包括层对位、孔壁铜、内部连接、介电性能、微孔填充、包覆镀层以及其他结构属性。样品方案源自相关产品规格和采购文件。IPC-A-600 是对可观察验收条件的图示说明；实际性能要求则来自 IPC-6012、IPC-6013 或 IPC-6018 等规范。

热预处理和可靠性测试

某些产品在进行结构评估之前，需要进行装配模拟回流焊、热应力测试、热冲击测试或电监测循环测试。必须对测试方法进行命名，并明确定义测试曲线、测试次数、试样类型和失效准则。“三循环微截面测试”、“1,000次循环IST测试”等类似表述并不能完全替代书面可靠性计划。

HDI、刚柔结合材料和混合材料如何改变流动

HDI 顺序构建

HDI工艺对每一层堆叠层都重复进行层压、激光钻孔、清洗、金属化以及通常情况下的铜填充等工序。中心子组件可能还包含埋孔。随着堆叠深度的增加，对位补偿、表面铜层和尺寸位移的控制难度也随之增加。10层HDI工程指南详细解释了1+8+1、2+6+2和3+4+3三种堆叠方式之间的区别。

刚挠结合结构

刚挠结合工艺引入了聚酰亚胺芯材、覆盖层、带胶或不带胶的柔性材料、选择性刚性区域、低流动性粘合材料以及可控的柔性到刚性过渡。压制条件根据已批准的材料体系而定；并非所有结构都适用统一的最高温度。制造顺序必须保护裸露的柔性区域，控制树脂流动并保持弯曲区域铜的几何形状。弯曲测试或动态弯曲认证仅在设计和产品要求中明确规定时才需要，并非每批刚挠结合产品都必须进行。

混合高速和射频材料

混合叠层结构结合了不同树脂体系、铜选项、尺寸变化和表面处理的材料。必须评估粘合兼容性和Z轴扩展。钻孔和去污可能需要针对特定​​材料进行设置，阻抗模型必须使用每种介质的实际设计介电常数Dk。即使是加工性能“类似FR-4”的材料，也需要其自身的合格补偿和压制数据。

重铜、铜币和嵌入式特征

厚铜材质的加工会改变蚀刻补偿、树脂填充和平面平衡的要求。嵌入式硬币或镶嵌物则需要进行凹槽加工、粘合和平面度控制。嵌入式被动或主动元件需要单独的工艺架构和规范。这些都应被视为工程化变体，而不应随意地包含在“一个标准流程即可支持所有特殊功能”的声明中。

质量记录、可追溯性和发货放行

随货交付的记录应在采购订单或质量协议中明确规定。标准商业订单可能需要合格证书和电气测试确认。受控的医疗、汽车、航空航天或国防项目可能需要材料证书、批次追溯信息、显微切片、表面处理数据、阻抗测试结果、首件检验记录或客户定制表格。声称每批十层包装的货物都会自动包含所有可能的报告是不准确的。

常用记录类别

• 合格证书；
• 电气测试证书或摘要；
• 针对指定阻抗等级的TDR报告；
• 必要时，需提供物料标识和批次追溯信息；
• 根据商定的抽样方案进行显微切片报告；
• 根据合同要求提供表面光洁度测量数据；
• 关键特征的反钻或控制深度验证；
• RoHS、REACH 或其他适用于所提供产品的声明；
• 首件商品或资格证书；
• 序列化和生产批次可追溯性数据。

可追溯性水平和保留率

IPC-1782 为可追溯性级别提供了一个框架，但它并未为所有 PCB 制定统一的十年保存期限规则。保存期限、数据粒度和访问权限由客户合同、监管体系和供应商质量程序决定。报价中应明确任何特殊的保存期限或数字记录要求，因为这些要求会影响管理和审计范围。

最终版本

发货放行确认所有必要的操作和检验均已完成，不合格项已解决，数量相符，包装能够保护产品表面并防止受潮（如适用），且所需文件已附上或可获取。包装方式、真空密封、干燥剂、湿度指示器和保质期标记取决于产品表面、储存期限和客户的具体要求。

申请对10层PCB进行制造审核