28层PCB设计指南：叠层结构、材料和28Gbps信号完整性

28层PCB设计兼顾了最大布线密度和实际制造复杂性。当24层PCB无法满足复杂系统所需的信号层数，当电源传输需要比较低层数更多的专用平面，或者当AI处理器、网络交换机ASIC或高级FPGA的元件密度要求电路板能够以可控阻抗布线所有信号时，28层PCB设计便成为理想之选。本指南面向参与实际28层PCB项目的设计工程师和采购经理，涵盖了决定28层PCB制造商能否按规格生产您的设计的关键决策。

1. 什么时候 28 层才是合适的层数？

1.1 驱动 28 层布线决策的布线密度要求

使用 28 层布线结构的决策很少是随意做出的。它通常是在经过结构化的层数分析之后做出的：通过布线密度估算（总净长度除以每层可用布线面积），证明 24 层布线结构无法在所需的走线宽度和间距下容纳信号数量。常见触发因素：

• 对于引脚数超过 2,500 个、引脚间距为 0.8 毫米或 1.0 毫米的 BGA 封装，其泄放布线需要每个封装侧面有多个信号层。
• 多芯片封装（MCM 或 2.5D 中介层配置），其中总 I/O 数量超过 24 层布线容量
• 28 Gbps 以上的高速串行链路包含超过 64 对差分线，每对差分线都必须在其整个长度上上下设有参考平面进行布线。
• 复杂度超过 6-8 个的电源域，需要为多个电压轨使用专用平面，以避免共享平面噪声耦合。

如果您的设计不符合其中至少两项标准，那么在投入 28 层模具和制造成本之前，对 24 层替代方案进行结构化审查是值得的。

1.2 28层结构相对于24层和32层结构的优势

28 层结构比 24 层叠层结构多出 4 个布线层或平面层，同时仍保持在更多供应商能够处理的顺序层压范围内（通常为 2-3 个层压周期，而 30 层以上则需要 3-4 个）。与 32 层结构相比，28 层结构可显著降低材料成本（预浸料层和芯层更少）、缩短顺序层压时间并提高制造良率——同时满足绝大多数 400G 网络、AI 推理和高级 FPGA 平台设计的要求。了解顺序层压背后的完整PCB 制造流程有助于在发出询价单 (RFQ) 之前设定合理的交货时间和成本预期。

2. 28层高速设计的叠层规划

2.1 层分配原则

精心设计的 28 层堆叠结构遵循既定的信号完整性原则，而且随着层数的增加，这些原则的重要性只会增加，而不会降低：

• 每个高速信号层都必须有一个紧邻的连续参考平面。 28层结构意味着平面层数量充足——可以利用它们为每个关键信号组创建带状线环境。外层上的微带布线应保留用于对阻抗控制要求不高的信号。
• 保持关于板面中线的对称性。 非对称叠层结构——例如，中心两侧的铜层重量不同、介质层厚度不同，或者信号层和平面层数量不同——会在层压和热循环过程中在电路板上产生净弯矩。对于28层、成品厚度为3.0-3.6毫米的电路板，非对称叠层结构造成的翘曲难以校正，并可能导致组装失败。IPC 3级标准要求弯曲和扭转≤0.5%。
• 按电压域对电源平面进行分组，并在可能的情况下在它们之间设置信号层。 两个信号层之间的平面对（电源层+地层）可用作去耦电容，具有极短的环路电感——这是电源分配网络（PDN）的一项真正优势。设计叠层结构时，应使这种几何结构应用于噪声最大的电源区域。

对于28层超细间距BGA引脚的走线，通常需要采用HDI过孔结构——堆叠式微孔和焊盘内过孔。这就要求制造商不仅要能提供层数报价，还要具备高效的顺序层压生产线和专用的激光钻孔能力。

2.2 介质层厚度和阻抗目标

在28层结构中，信号层与其参考平面之间的介质层厚度通常在75–150 µm范围内（针对内层带状线）。这决定了走线宽度——例如，在Er = 3.7的100 µm介质层（Isola 370HR）上，50 Ω单端走线的宽度约为170–180 µm，这对于现代阻抗控制型PCB制造工艺来说是可以控制的。对于100 Ω差分对，走线宽度和间距的组合必须由制造商的场求解器使用实际的叠层几何结构进行表征，而不能使用在线计算器进行近似计算。

更薄的介质层（75 µm 或更薄）能够实现差分对之间更紧密的耦合，并降低高速节点上的寄生电容，但这要求制造商具备将介质层厚度控制在标称值的 ±10% 以内的能力（IPC 3 级标准要求层压后厚度为标称值的 ±10%）。在标称厚度为 75 µm 的情况下，±10% 意味着 ±7.5 µm——这一公差要求制造商针对每种材料组合和层压工艺精确表征预浸料树脂的流动性。

3. 28 Gbps 及以上速率下的信号完整性

3.1 28层电路板的插入损耗预算

为了实现28 Gbps 以上串行器/解串器链路所需的高频信号性能，需要在叠层结构最终确定之前仔细选择材料并确定铜箔规格。28 Gbps NRZ 信号（14 GHz 基频）在 300 mm 电路板的内层带状线中传输时，会遇到导体损耗、介质损耗和过孔损耗。在一个典型的使用 Isola 370HR 和标准铜箔的 28 层电路板中：

• 导体损耗（标准ED铜）：14 GHz时约为0.18–0.22 dB/cm
• 介质损耗（10 GHz 时 Df = 0.021）：14 GHz 时约为 0.12–0.15 dB/cm
• 300 毫米长度的综合通道损耗：9–11 dB（未考虑过孔贡献）

对于不进行均衡的 28 Gbps NRZ 信号，此预算较为有限。对于需要更低损耗的设计，或者对于损耗预算更为紧张的 56 Gbps (28 Gbaud) PAM4 信号传输，采用 Panasonic Megtron 6 (Df = 0.002) 搭配 VLP 铜缆可将相同信道长度下的总损耗降低至约 5–6 dB，从而为均衡和系统可靠性提供充足的裕量。

实际意义在于：对于28Gbps以上的28层芯片设计，材料选择并非次要决策。它应该在设计过程的早期阶段就做出，并基于布局前仿真测得的通道损耗预算，且在选择制造商之前就确定下来——因为并非所有28层芯片制造商都备有或定期加工Megtron 6材料。

3.2 28层通孔不连续性和反向钻孔

在28层电路板中，如果过孔仅连接电路板厚度的一小部分，则会留下一个短截线，该短截线会在信号带宽内谐振。对于成品厚度为3.2毫米的28层电路板，如果过孔仅连接第1至14层，则未使用的短截线长度约为1.6毫米，谐振频率约为30 GHz。对于能量高达14 GHz的28 Gbps NRZ信号，该谐振频率位于谐波边界；对于56 Gbps信号，则位于带内。

反向钻孔可去除未使用的过孔残端，通常留下≤0.25 mm的受控残余长度。该工艺需要深度可控的机械钻孔，Z轴精度为±50–75 µm，并需要针对每种电路板厚度校准的尺寸补偿模型。请向制造商索取近期产品中反向钻孔过孔的横截面照片——截面图上可以直接看到测量的残端长度，这是验证其反向钻孔工艺能力的最可靠方法。

4. 28层电路板中的电源传输网络架构

4.1 平面数和电源域隔离

一个典型的28层设计通常会将10-14层分配给电源层（电源和地线合并），14-18层用于信号布线。这种层密度能够实现真正的电源域隔离：内核电压、I/O电压、模拟电源、DDR终端电压和辅助电源轨分别使用独立的专用层，每个层都有其自身的回流路径和去耦策略。另一种方案——使用共享层并采用分离式铜箔铺层——会在电源域之间引入高频耦合，这种耦合难以建模，也难以在现有布局中消除。

对于人工智能数据中心板卡和高端网络平台，需要在低于 1V 的核心电压下提供数十安培的电流，同时保持毫伏级的纹波，因此 PDN 设计与叠层设计是协同进行的。用于核心电压的平面对必须在布局开始之前确定，而不是在信号布线完成后分配给剩余的层。

4.2 去耦电容放置和过孔短截线效应

贴装在电路板表面的去耦电容必须通过过孔结构连接到电源层和地层。每个过孔都会引入电感——对于3.2mm厚的电路板，标准过孔的电感约为0.5–1.0 nH。在28层电路板中，电源层可能位于叠层结构的深处，表面贴装去耦电容到相关电源层的过孔电感可能非常显著，足以降低电容在100–200 MHz以上频率的有效性。为了最大限度地降低过孔电感，需要使用过孔阵列（多个过孔并联），并将去耦电容放置在最靠近其所服务元件的层上——在28层电路板中，这通常意味着在中间层压阶段将其嵌入叠层结构中。

5. 将信号完整性要求转化为制造规范

5.1 必须明确的规范要素

仅包含 Gerber 数据和层数的 28 层 PCB拼板订单不属于制造规范。以下要素必须以书面形式明确列出：

• 按制造商、等级和 IPC-4101 斜纹片材标识（例如，“Isola 370HR，/126”）列出的层压材料
• 按层或层组划分的铜箔类型和重量（例如，“VLP 铜，内信号层 L3–L26 为 0.5 盎司”）
• 受控阻抗目标，包括网络等级、层分配和容差（例如，“100 Ω 差分，L5/L6 对，±5%”）。
• 反钻要求：通过哪些组、钻孔方向、最大钻杆长度
• IPC分类：明确注明“IPC-6012 3类”——不要省略此项。
• 表面光洁度及厚度规格（例如，“ENIG，2 µin Au 最小厚度 / 150 µin Ni”）
• 测试要求：100%飞探针或夹具电气测试，每个面板进行TDR阻抗试片测试

5.2 DFM评审作为供应商资格认证活动

在批准生产前，务必索取制造商的DFM（可制造性设计）审查报告。一家合格的28层膜制造商会指出实际存在的问题：例如高深宽比过孔处的环形圈违规、背钻孔间隙冲突、可能导致翘曲的铜平衡问题，以及薄介质靶材处的预浸料选择问题。如果制造商返回的DFM审查报告对复杂的28层膜设计没有任何意见，则说明他们要么没有审查过文件，要么没有具备审查能力的工程师。这两种情况都应取消该供应商的资格。

6. 评估28层PCB供应商：关键证据

6.1 供应商证据矩阵

6.2 供应商评估中的危险信号

• 供应商无法提供过去90天内28层生产的横截面图像——这表明28层生产目前已停止。
• 阻抗 Cpk 数据不可用或显示 Cpk <1.33 — 表明过程控制不足以满足 ±5% 的容差要求。
• 供应商未使用场求解器（Polar SI、iCD 或同等软件）进行阻抗计算——这表明走线宽度是估算的，而非建模的。
• 对于一个复杂的28层设计，DFM审查周期不到4小时——这表明文件未经工程师审查。
• 供应商无法提供用于高深宽比通孔的电镀化学成分信息——这表明其对3级电镀要求并不熟悉。

讨论您的 28 层 PCB 项目

7. 交货周期、成本驱动因素以及原型到生产的过渡

7.1 28层PCB原型实际交付周期

在合格的制造商处，一个28层原型从DFM（可制造性设计）审批到交付需要15-25个工作日。交付周期主要取决于层压工艺的顺序（每个层压周期都需要压制时间、固化时间和尺寸表征，之后才能开始下一个周期）以及电镀工艺（与直流电镀相比，用于高深宽比通孔的PPR电镀需要更长的电镀时间）。任何声称能在5-7天内交付28层原型的供应商都应该被问及他们如何在如此短的时间内完成3个层压周期——物理定律不支持这种说法。

对于 50-500 块板材的生产批量，合格供应商的交货周期通常为 20-30 个工作日，其中材料供应情况是影响交货周期的最主要因素。如果供应商备有标准厚度的 Isola 370HR 和 Megtron 6 板材，则可以在 DFM 获得批准当天开始生产；而如果供应商按订单订购材料，则每个订单的交货周期将增加 1-3 周。

7.2 28层PCB的成本结构

28层PCB的主要成本驱动因素（按影响程度排序）：

• 材料成本： 占电路板总成本的30%至40%。Megtron 6的单位面积成本是Isola 370HR的4至6倍。这种成本差异必须通过系统集成分析来证明其合理性，而不能简单地假设“更好的材料就更好”。
• 顺序覆膜工时和压制时间： 每次层压循环都会增加直接成本并延长生产周期。如果设计方案能在两次循环内完成，而非三次，则成本会显著降低——设计初期做出的叠层架构决策会对成本产生重大影响。
• 反向钻孔： 增加每个需要钻孔的过孔组的成本，并延长加工周期。反向钻孔应选择性地进行——仅针对短截线谐振频率落在信号带宽内的过孔组，而不是对所有过孔都进行钻孔。
• 表面处理： 相对于28层电路板的价值而言，ENIG工艺增加的成本微乎其微。而用于引线键合或金手指工艺的ENEPIG工艺则会增加成本。务必明确具体需求，切勿在没有应用理由的情况下默认选择最昂贵的表面处理工艺。

7.3 管理从原型到生产的过渡

大多数28层程序遇到的问题都出在成功原型和可重复量产之间的差距上。原型是经过额外工程设计的；量产批次采用标准工艺流程的分批模式运行。为了保证产品质量：

• 请求预生产批次的阻抗 Cpk 数据，而不仅仅是原型机的。
• 生产开始前，应制定工艺锁定协议，明确批准的层压板批次来源、电镀参数和层压工艺参数。
• 指定 100%电气测试 ——飞行探针或夹具——应作为采购规范中的合同要求，而非由制造商自行决定的请求。
• 对齐 PCB组装 早期就应确定制造公差要求：表面光洁度选择、过孔填充规格和电路板平整度直接影响下游SMT良率，这些参数应在首批产品发布前由制造团队和组装团队确认。
• 在首批产品生产之前，而不是在首次出现故障之后，就在质量协议中明确纠正措施程序。