Průvodce výrobou desek plošných spojů modulů DDR5

DDR5 je paměťový standard, který bude v letech 2024–2025 pohánět serverové platformy, pracovní stanice s umělou inteligencí a vysoce výkonné spotřebitelské systémy. Pro hardwarové inženýry a nákupní týmy, které získávají desky plošných spojů paměťových modulů DDR5 – ať už pro výrobu značkových modulů DIMM, dodávky OEM pro servery nebo zakázkové průmyslové paměti – jsou výrobní požadavky výrazně přísnější než u DDR4. Rychlosti signálu začínající na 4800 MT/s a dosahující 7200 MT/s ve výrobě v kombinaci s regulací PMIC na modulu a užšími impedančními okny znamená, že dílna na výrobu desek plošných spojů pro všeobecné použití bude vyrábět moduly, které neprojdou validací integrity signálu dříve, než se dostanou do laboratoře pro shodu s JEDEC.

Kontaktujte technickou podporu

---

1. Proč desky plošných spojů modulů DDR5 vyžadují specializovaného výrobce

1.1 Strukturální změny z DDR4 na DDR5

DDR5 zavedla několik architektonických změn, které přímo ovlivňují návrh a výrobu desek plošných spojů:

• PMIC na modulu: DDR5 přesouvá regulaci VDD a VDDQ na samotný DIMM. PMIC se stará o lokální regulaci, což vyžaduje, aby deska plošných spojů (PCB) snášela vyšší přechodové proudy – což klade na desku tepelné a měděné nároky, které DDR4 nikdy nekladla.
• Sběrnice CA typu point-to-point: DDR5 nahrazuje sdílenou topologii příkazů/adres DDR4 individuálním směrováním typu point-to-point ke každému zařízení DRAM, což zvyšuje hustotu směrování a vyžaduje individuální přizpůsobení délky pro každé zařízení.
• Užší časové rozpětí: Při rychlosti 6400 MT/s je datové oko DDR5 přibližně 156 ps – což je polovina rezervy DDR4-3200. Jakýkoli impedanční nesoulad, přeslechy nebo délkové chyby způsobené deskou plošných spojů přímo spotřebovávají tento rozpočet.

Výrobci, kteří běžně vyrábějí vícevrstvé desky plošných spojů s vysokou hustotou a přísnou dielektrickou kontrolou, mají lepší pozici k dodržení požadavků na geometrii stop DDR5 napříč výrobním panelem – nejen na prototypovém vzorku.

1.2 Skupiny klíčových signálů na modulu DDR5

• DQ/DQS: Integrita datové sběrnice určuje trvalou propustnost čtení/zápisu a chybovost při tepelném namáhání.
• Diferenciální hodiny CK_t/CK_c: Jeden pár hodin řídí veškerou DRAM v modulu; jakákoli nespojitost šíří jitter do všech zařízení.
• Autobus Kalifornie: Směrování bod-bod znamená, že signály CA do každé DRAM musí být individuálně sladěny z hlediska délky.
• Směrování napájení PMIC: Nízkoimpedanční roviny VDD/VDDQ musí dodávat čisté napětí na kolejnicích během přechodových jevů zátěže 10–50 A.

---

2. Specifikace vrstev a řízené impedance

2.1 Typický 8vrstvý UDIMM stack

L1 — Horní signál: směrování DQ, rozvětvení BGA, kontakty PMIC L2 — Rovina GND: Referenční hodnota pro signálovou vrstvu L1 L3 — Signál: sběrnice CA, pomocné signály L4 — Rovina VDD/VDDQ: Distribuce napájení L5 — Rovina GND: Referenční hodnota pro signálovou vrstvu L6 L6 — Signál: směrování CK, RAS/CAS L7 — Rovina GND: Kontinuita zpětné cesty L8 — Spodní signál: směrování DQ, kontakty pasivních součástek

Symetrické uspořádání GND-signál-GND na vnějších vrstvách je standardní praxí. Výrobce, který nedokáže udržet vnitřní dielektrickou tloušťku ±10 % napříč výrobním panelem, dodá desky s proměnnou impedancí – což se projevuje jako náhodné chyby paměti při zátěži, nikoli jako předvídatelné selhání. Pro výrobu DDR5 je výroba s řízenou impedancí s ověřením kupónu TDR na každém panelu nedílnou součástí.

2.2 Cílové hodnoty impedance

2.3 Minimální výrobní parametry

• Minimální šířka stopy: 75 µm (3 mil) pro DQ směrování poblíž x8 DRAM BGA
• Minimální průměr vrtáku: 0.20 mm pro signálové průchody; 0.15 mm laserový průchod pro varianty HDI RDIMM/LRDIMM
• Registrace vrstev po vrstvě: ±0.075 mm nebo lepší pro 8vrstvé desky
• Základní materiál: Vysokoteplotní skelná hmota FR-4 (Tg ≥ 150 °C); Shengyi S1000H nebo ekvivalentní bezhalogenový materiál pro bezolovnatou montáž

---

3. Konektor Gold Finger Edge: Požadavky JEDEC MO-002

3.1 Proč je nutné tvrdé zlato – nikoli ENIG

Každá paměť DDR5 DIMM má 288kontaktní okrajový konektor, který splňuje normu JEDEC MO-002. Kontakty musí být vyrobeny z tvrdého zlata (elektrolytický nikl-zlato) : 3–5 µm nikl na spodní ploše, 0.76–1.27 µm zlato. Měkké ENIG (imerzní zlato, obvykle 0.05–0.15 µm) se při opakovaném zasouvání do slotů rychle opotřebovává a během 10–20 cyklů si vybuduje kontaktní odpor. Dílna na výrobu desek bez procesu dvojité povrchové úpravy (ENIG tělo + elektrolytické tvrdé zlato na prstech) nemůže vyrábět moduly DDR5 kompatibilní s normou JEDEC.

Další rozměrové požadavky:

• Úhel zkosení: Zkosení spodní hrany 45°, regulované na ±2°
• Poloha slotu pro klíč: V rámci ±0.10 mm od výkresu JEDEC MO-002 – jedná se o CNC frézované, nerýhované
• Vzdálenost pájecí masky: Žádný zásah masky do zlaté kontaktní plochy

3.2 Běžné vady zlatých prstů, které je třeba zkontrolovat

• Přemostění pájecí masky na kontaktní prsty → selhání kontaktního odporu
• Nedostatečná tloušťka zlata (< 0.5 µm) → neprojde testem životnosti vkládacího cyklu
• Chybějící nebo špatně umístěný slot pro klíč → fyzicky nekompatibilní se slotem DDR5
• Nesprávné zkosení → mechanické namáhání na hraně plošného spoje během vkládání

---

4. SMT montáž pro pouzdra DDR5 DRAM a PMIC

4.1 Kusovník pro standardní DDR5 UDIMM

• 8–16× zařízení DRAM: Pouzdra FBGA-78 (x8) nebo FBGA-96 (x4) s roztečí 0.75–0.80 mm (Samsung K4RAH, SK Hynix H5C, řada Micron MT60B)
• 1× PMIC: Zvládání pouzder BGA nebo QFN, regulace VDD/VDDQ (např. Renesas RAA229004, MPS MP2925)
• 1× Náboj SPD: Rozbočovač pro detekci sériové přítomnosti s rozhraním I3C (SPD5118 nebo kompatibilní)
• Pasiva: Oddělovací kondenzátory 0201 a 01005, sériové rezistory, zakončovací sítě

Hustota pasivních součástek v paměti DDR5 UDIMM – zejména oddělovačů 01005 – vyžaduje montážní linku SMT vybavenou pro umístění submilimetrových součástek, nikoli obecné výrobní nastavení střední třídy.

4.2 Citlivost na vlhkost a požadavky na přetavování

Pouzdra DDR5 DRAM mají certifikaci MSL-3 : 168hodinová životnost při teplotě ≤30 °C/60 % relativní vlhkosti po otevření suchého obalu. Pokud je životnost překročena, je nutné desky vypalovat při teplotě 125 °C po dobu 24 hodin. Montážní linky bez zdokumentovaných kontrol MSL produkují desky se skrytými poruchami způsobenými popcornem, které se objevují při použití v terénu, nikoli při závěrečném testu.

Cíle profilu přetavení pro SAC305:

• Maximální teplota: 245–255 °C
• Doba nad likvidem (TAL): 45–60 sekund
• Rychlost náběhu: ≤ 2 °C/s předehřev, ≤ 3 °C/s náběh do maxima
• Ochlazování: ≤ 4 °C/s (řízené chlazení zabraňuje poškození mikrostruktury pájeného spoje)

4.3 Přesnost umístění BGA

Pouzdra FBGA s roztečí 0.75–0.80 mm vyžadují přesnost uchopení a umístění ±25 µm (3σ) . Stroj s přesností ±50 µm – což je dostatečné pro práci s roztečí 1.0 mm – je nedostatečný; posun umístění při rozteči 0.75 mm způsobuje otevření kuliček BGA, které je pro AOI neviditelné a detekovatelné pouze rentgenem. Postup kontroly po přetavení by měl být následující: SPI → AOI → rentgen pro všechna pouzdra BGA → elektrický test.

---

5. RDIMM a LRDIMM: Další složitost

Moduly DDR5 s vyrovnávací pamětí obsahují ovladač registrových hodin (RCD, např. Montage MTC10F2064 nebo Renesas RCD04) a volitelně datovou vyrovnávací paměť (DB) pro LRDIMM. Z hlediska výroby:

• Vyšší počet vrstev: Pro čisté směrování kanálů CA/CS z RCD do každého pole DRAM je potřeba 8–10 vrstev
• Další pouzdra BGA: Čipy RCD a DB s roztečí 0.65–0.80 mm vyžadují stejné umístění s jemnou roztečí a rentgenové pokrytí jako pouzdra DRAM
• Rozdělení sběrnice CA: RCD převádí signály CA/CS do všech zařízení DRAM v modulu – směrování větvení je nejvíce přetíženou oblastí rozvržení RDIMM a vyžaduje další signálové vrstvy.

U návrhů LRDIMM eliminuje výroba na klíč, která kombinuje výrobu a montáž desek plošných spojů pod jednou střechou, riziko předávání kvality mezi dodavatelem holých desek a samostatnou montážní halou – což je obzvláště důležité, když je zvýšený počet vrstev i hustota BGA.

---

6. Kontrola a testování od holé desky až po hotový modul

6.1 Kontrola kvality výroby desek plošných spojů

• Zpráva o impedanci TDR: Naměřené hodnoty z kuponů na každém panelu — DQ (40 Ω), DQS/CK (rozdíl 85–100 Ω), CA (50 Ω)
• AOI: Kontrola vnitřní a vnější vrstvy na stopové vady a kvalitu podložky
• E-test: Kontinuita a izolace sondy pro letící senzory na každém panelu
• Mikrořez: Vzorek průřezu zobrazující tloušťku mědi, tloušťku dielektrika a kvalitu propojení pro každou výrobní šarži

6.2 Testování na úrovni sestav a modulů

• Rentgenová kontrola: Ověření BGA spojů pro všechna pouzdra DRAM, PMIC a RCD/DB
• Programování a zpětné čtení SPD: Potvrzuje, že rozbočovač SPD je správně sestaven a že je EEPROM programovatelná
• Test řadiče paměti: Výčet na referenční platformě, test vzorů čtení/zápisu při jmenovité rychlosti, tepelné namáhání vyhovuje/nevyhovuje

Kompletní testovací sekvence – od zprávy TDR z holé desky až po funkční elektrické testování na úrovni modulů – uzavírá smyčku na všech potenciálních poruchových režimech předtím, než jsou moduly označeny a odeslány.

Získejte cenovou nabídku na desku plošných spojů modulu DDR5

---

7. Na co se zeptat před objednáním modulu DDR5

Než se zavážete k objemu výroby, získejte jasné odpovědi na tyto otázky od jakéhokoli potenciálního výrobce modulů DDR5:

1. Jaká je vaše tolerance řízené impedance a poskytujete s každou zásilkou data kupónů TDR? ±10 % je cílová hodnota pro DDR5; ±15 % je tolerance pro éru DDR3.
2. Můžete vyrábět desky plošných spojů s dvojitou povrchovou úpravou – tělo ENIG s elektrolytickým tvrdým zlatem na okrajích kontaktů konektoru?
3. Jaká je vaše přesnost umístění pro pouzdra DRAM s roztečí 0.75–0.80 mm?
4. Máte k dispozici rentgenovou kontrolu? Outsourcing rentgenového vyšetření znamená, že do montážního procesu nevstupuje žádná zpětná vazba v reálném čase.
5. Jaký je váš postup řízení MSL pro pouzdra DDR5 DRAM?
6. Zvládnete kompletní výrobu – výrobu pomocí testovaných modulů – z jednoho zařízení?

Společnost Highleap Electronics pokrývá kompletní výrobní rozsah modulů DDR5: vícevrstvou výrobu s řízenou impedancí a ověřováním TDR, konektory s dvojitou povrchovou úpravou z tvrdého zlata na okrajích, osazování BGA DRAM s jemnou roztečí, rentgenovou kontrolu ve vlastních prostorách a funkční testování modulů. Zašlete nám své návrhové soubory pro výrobní cenovou nabídku a my vám poskytneme podrobný rozpis nákladů a dodacích lhůt, včetně posouzení vaší vrstvy a specifikace konektoru na okrajích metodou DFM.