Balíček IC: Komplexní technický průvodce

1. Úvod

Pouzdro integrovaných obvodů slouží jako kritické rozhraní mezi polovodičovými čipy a elektronickými systémy. Zajišťuje základní funkce, včetně elektrického propojení, mechanické ochrany, odvodu tepla a stínění proti vlivům okolního prostředí. Vzhledem k tomu, že elektronická zařízení vyžadují vyšší výkon, větší hustotu I/O a lepší tepelný management, význam technologie pouzder integrovaných obvodů neustále roste.

Současné trendy v odvětví – poháněné komunikací 5G, pracovními zátěžemi umělé inteligence a stále kompaktnější spotřební elektronikou – tlačí návrhy pouzder integrovaných obvodů směrem k vyšší úrovni integrace a sofistikovanějším architekturám. Tato příručka se zabývá základy pouzder integrovaných obvodů, klasifikačními systémy, materiály, konstrukčními aspekty a výrobními procesy.

2. Co je to pouzdro integrovaného obvodu?

2.1 Základní definice pouzdra integrovaného obvodu

Pouzdro integrovaného obvodu je kryt, který zapouzdřuje polovodičový čip, což umožňuje jeho integraci do větších elektronických systémů. Pouzdro se skládá z několika klíčových komponent: čipu (obsahujícího aktivní obvody), rámečku vývodů nebo substrátu pro elektrické vedení, spojovací struktury (drátové spoje nebo výztuhy) pro propojení čipu s pouzdrem a zalévací hmoty neboli zalévací hmoty pro ochranu.

Samotný čip je funkční křemíkovou součástkou, zatímco pouzdro integrovaného obvodu transformuje tento křehký čip na robustní, pájitelnou jednotku vhodnou pro osazování desek plošných spojů . Tento rozdíl je zásadní – pouzdro určuje, jak se čip propojuje s vnějším světem.

2.2 Základní funkce pouzdra IC

Elektrické propojení

Pouzdro integrovaného obvodu vytváří spolehlivé elektrické cesty mezi kontakty čipu a externími systémovými připojeními. To zahrnuje napájení, uzemnění a směrování signálu. Kvalita propojení přímo ovlivňuje integritu signálu, zejména ve vysokorychlostních aplikacích, kde se parazitní indukčnost a kapacita stávají kritickými faktory.

Mechanická ochrana

Polovodičové čipy jsou ze své podstaty křehké a náchylné k mechanickému poškození. Pouzdro integrovaného obvodu poskytuje strukturální oporu a chrání čip před fyzickým namáháním během montáže, manipulace a provozní životnosti. Tato ochrana se rozšiřuje i na odolnost proti vibracím a absorpci nárazů v náročných aplikacích.

Tepelný rozptyl

Teplo generované aktivními obvody musí být efektivně odváděno od čipu, aby se zachoval výkon a spolehlivost. Konstrukce pouzder integrovaných obvodů zahrnuje tepelné dráhy – tepelné svíčky, tepelné průchody a odkryté kontaktní plošky – které usnadňují přenos tepla na desku plošných spojů nebo externí chladiče.

Podpora integrity signálu

Vysokofrekvenční a vysokorychlostní aplikace vyžadují pečlivé řízení signálových cest v pouzdře integrovaného obvodu. Parazitní jevy pouzdra (indukčnost, kapacita, odpor) musí být minimalizovány a kontrolovány, aby se zachovala kvalita signálu, snížily se přeslechy a podpořily cílové datové rychlosti.

Integrace na úrovni systému

Moderní architektury pouzder integrovaných obvodů stále více podporují integraci více čipů prostřednictvím přístupů System-in-Package (SiP), Package-on-Package (PoP) a 3D stacking. Tyto konfigurace umožňují heterogenní integraci různých procesních uzlů a typů zařízení v rámci jediného pouzdra.

2.3 Metody klasifikace pouzder integrovaných obvodů

Konfigurace podle potenciálních zákazníků

Pouzdra integrovaných obvodů se klasifikují podle uspořádání externích vývodů: s průchozími vývody (DIP), s křídlovými vývody (QFP, SOP), s J-vývody (PLCC) a s plošnými vývody (BGA, LGA). Každá konfigurace nabízí různé kompromisy, pokud jde o hustotu I/O, složitost směrování desek plošných spojů a výrobní požadavky.

Metodou propojení

Spojení mezi čipem a pouzdrem definuje další klasifikační osu: spojování vodičů (zlaté, měděné nebo stříbrné dráty), flip-chip (pájené výstupky nebo měděné sloupky) a přístupy založené na redistribuci vrstev (rozdělování a rozdělování waferů na úrovni destiček). Tyto metody se liší elektrickým výkonem, tepelnými vlastnostmi a nákladovou strukturou.

Podle konstrukčního rozměru

Rozměrová klasifikace rozlišuje architektury pouzder integrovaných obvodů na 2D (jednočipové, planární), 2.5D (založené na křemíkových interpozerech) a 3D (vertikálně vrstvené). Vyšší rozměry umožňují větší hustotu integrace, ale zavádějí další výrobní složitost a konstrukční výzvy.

3. Hlavní typy pouzder integrovaných obvodů

3.1 Tradiční typy pouzder integrovaných obvodů

DIP (dvojitý řadový balíček)

Jedno Balíček Dual Inline obsahuje dvě rovnoběžné řady průchozích vývodů vyčnívajících z obdélníkového plastového nebo keramického tělesa. DIP pouzdra zůstávají rozšířená v prototypování, vzdělávacích aplikacích a systémech vyžadujících ruční vkládání součástek. Mezi omezení patří nízká hustota I/O a velká zastavěná plocha, což omezuje použití v moderních návrzích s vysokou hustotou.

SOP / SOIC / TSOP

Pouzdra s malým obrysem (SOP, SOIC, TSOP) představují vývoj konceptu DIP pro povrchovou montáž. Tyto varianty pouzder integrovaných obvodů mají vývody ve tvaru křídel vhodné pro automatizovanou SMT montáž, což umožňuje vyšší hustotu na úrovni desek plošných spojů než alternativy s průchozím otvorem. Varianty TSOP s tenkými profily jsou běžné v paměťových aplikacích, kde jsou kritická výšková omezení.

QFP (čtyřnásobný plochý balíček)

Balíčky pro čtyřlůžkové pokoje Prodlužují vývody na všech čtyřech stranách, čímž podstatně zvyšují počet dostupných I/O. Pouzdra QFP podporují počet vývodů od 32 do více než 300 pinů s roztečí pouhých 0.4 mm. Osazování QFP s jemnou roztečí však vyžaduje přesné osazovací zařízení a řízené procesy přetavování, aby se zabránilo přemostění a vadám způsobeným náhrobky.

3.2 Varianty pouzder integrovaných obvodů s vysokou hustotou

BGA (Ball Grid Array)

Balíčky Balíček Mřížkových Polí Pro elektrické připojení využívají pole pájecích kuliček na spodní straně pouzdra. Tato konfigurace pouzdra integrovaných obvodů nabízí vynikající hustotu I/O, vylepšený odvod tepla polem kuliček a kratší elektrické cesty ve srovnání s pouzdry s periferními vývody. Mezi běžné varianty patří FBGA (s jemnou roztečí), LBGA (nízkoprofilový) a řada konfigurací specifických pro danou aplikaci.

CSP (balíček škály čipů)

Pouzdra v měřítku čipů zabírají maximálně 120 % plochy čipu, což minimalizuje spotřebu místa na desce plošných spojů. Technologie CSP propojuje tradiční pouzdra s přístupy na úrovni destiček a nabízí vynikající elektrický výkon se sníženým počtem parazitních prvků. Mezi konstrukční omezení patří omezené možnosti redistribuce a aspekty tepelného managementu pro aplikace s vysokým příkonem.

3.3 Pokročilé technologie pouzder integrovaných obvodů

Flip-Chip balení

Pouzdra integrovaných obvodů typu Flip-chip orientují čip lícem dolů a připojují se přímo k substrátu pomocí pájecích hrbolků nebo měděných sloupků. Tento přístup eliminuje indukčnost drátových spojů, zkracuje délku signálové cesty a umožňuje rovnoměrné rozložení energie. Vynikající elektrický a tepelný výkon Flip-chipu z něj činí preferovanou volbu pro vysoce výkonné procesory, grafické karty a vysokofrekvenční zařízení.

Balení Fan-In vs. Fan-Out

Packaging WLP (Fan-In Wafer Level Packages) omezují redistribuční vrstvy v rámci rozměrů čipu, což je vhodné pro zařízení s nízkým počtem I/O. Technologie Fan-Out WLP (FOWLP), jako jsou eWLB a InFO, rozšiřují redistribuční oblast za obvod čipu a umožňují vyšší hustotu I/O bez organického substrátu. Tyto přístupy k pouzdrům integrovaných obvodů vynikají v mobilních a vysokofrekvenčních aplikacích vyžadujících minimální tvarový faktor.

Architektury pouzder 2.5D a 3D integrovaných obvodů

Pokročilé 2.5D pouzdra integrovaných obvodů využívají křemíkové interpozice s průchody Through-Silicon Vias (TSV) k horizontálnímu propojení více čipů. 3D pouzdra stohují čipy vertikálně s TSV propojeními mezi vrstvami. Tyto architektury umožňují integraci pamětí s vysokou šířkou pásma (HBM) a heterogenní sestavy čipů, které jsou klíčové pro akcelerátory umělé inteligence. vysoce výkonné výpočetní aplikace.

Souhrn vývoje pouzder integrovaných obvodů

Vývoj od DIP přes QFP, BGA, flip-chip, fan-out až po 3D architektury odráží neustálé úsilí průmyslu o zvýšení hustoty integrace, zlepšení elektrického výkonu a řešení tepelných problémů. Každá generace technologie pouzder integrovaných obvodů staví na předchozích inovacích a zároveň zavádí nové možnosti pro vznikající požadavky aplikací.

4. Materiály pouzder integrovaných obvodů a procesní struktury

4.1 Materiály substrátu pro pouzdra integrovaných obvodů

BT pryskyřičné substráty

Substráty z bismaleimid-triazinové (BT) pryskyřice nabízejí vynikající rozměrovou stabilitu, nízkou absorpci vlhkosti a spolehlivé elektrické vlastnosti. Substráty pro pouzdra integrovaných obvodů na bázi BT se široce používají v mobilních zařízeních, spotřební elektronice a standardních aplikacích BGA, kde je nezbytná rovnováha mezi cenou a výkonem.

ABF (Ajinomoto nátěrová fólie)

Technologie ABF umožňuje jemné/prostorové směrování, které je nezbytné pro pokročilé substráty pouzder integrovaných obvodů. Vynikající rovinnost a elektrické vlastnosti materiálů ABF podporují propojení s vysokou hustotou, která jsou vyžadována vysoce výkonnými procesory. Neustálé zdokonalování materiálů ABF řeší rostoucí požadavky na šířku čar pod 10 μm.

Propojovací struktury s vysokou hustotou

Architektury substrátů podobné HDI zahrnují mikroprochody, slepé prochody a zapuštěné prochody pro dosažení vícevrstvého směrování v rámci omezených tlouštěk substrátu. Tyto struktury umožňují hustotu zapojení nezbytnou pro pokročilé návrhy pouzder integrovaných obvodů podporujících tisíce signálových spojení.

4.2 Propojovací procesy v pouzdře IC

Lepení drátu

Spojování vodiči zůstává dominantní metodou propojení pouzder integrovaných obvodů díky své flexibilitě a cenové efektivitě. Spojování zlatými dráty poskytuje spolehlivý výkon, ale s vyššími náklady na materiál. Spojování měděnými dráty nabízí významné úspory nákladů a zlepšenou elektrickou vodivost, i když vyžaduje přísnější kontrolu procesu, aby se zabránilo poškození spojovacích plošek.

Flip-Chip Bumping

Technologie flip-chip bumping nanáší pájecí slitiny (obvykle SnAgCu) nebo měděné sloupkové struktury na spojovací plošky čipu. Rozteč výstupků se v pokročilých aplikacích pouzder integrovaných obvodů postupně zvýšila z 200 μm na méně než 50 μm. Výplňové materiály chrání výstupky před termomechanickým namáháním během provozu.

Redistribuční vrstva (RDL)

Technologie RDL přerozděluje umístění kontaktních plošek (čipů) tak, aby vyhovovala požadavkům na propojení na úrovni pouzdra. Více vrstev RDL v pokročilých návrzích pouzder integrovaných obvodů umožňuje komplexní směrování mezi kontaktními ploškami s vysokou hustotou a propojeními na úrovni desky s nízkou hustotou. RDL je základem pro vějířovité pouzdrové přístupy.

4.3 Zapouzdřovací materiály

Směs pro formy a EMC

Epoxidová lisovací hmota (EMC) poskytuje mechanickou ochranu a utěsnění pouzder integrovaných obvodů proti vlivům okolního prostředí. Moderní složení EMC vyvažuje charakteristiky toku pro úplné vyplnění dutiny, nízkou absorpci vlhkosti a odpovídající koeficienty tepelné roztažnosti pro minimalizaci namáhání pouzdra.

Podvýplňové materiály

Epoxidové podkladové lepidla vyplňují mezeru mezi čipy typu flip-chip a substráty, rozkládají termomechanické napětí po celém rozhraní čip-substrát, spíše než aby ho koncentrovaly na jednotlivých výstupcích. Správný výběr podkladové lepidla je zásadní pro spolehlivost pouzdra integrovaných obvodů v prostředích s teplotními cykly.

4.4 Konstrukce pro tepelné řízení

Tepelné podložky a tepelné podložky

Tepelně vodivé podložky jsou tepelně vodivé kovové prvky integrované do pouzder integrovaných obvodů, které odvádějí teplo z čipu na povrch pouzdra. Odkryté tepelné podložky na spodní straně pouzdra poskytují přímou tepelnou cestu k zemnící rovině desky plošných spojů. Tyto vlastnosti jsou nezbytné pro pouzdra výkonových integrovaných obvodů vyžadující efektivní odvod tepla.

Pokročilá tepelná řešení

Vysoce výkonné pouzdra integrovaných obvodů mohou obsahovat integrované rozvaděče tepla (IHS) nebo přímá rozhraní mezi čipem a chladičem. Konfigurace pouzdra na rozvaděči tepla optimalizují tepelný odpor od spoje do okolí, což je zásadní pro udržení provozních teplot ve vysoce výkonných aplikacích.

5. Úvahy o návrhu pouzdra integrovaných obvodů

5.1 Elektrický výkon

Integrita signálu (SI)

Analýza integrity signálu hodnotí, jak parazitní jevy v pouzdrech integrovaných obvodů ovlivňují kvalitu signálu. Mezi klíčové problémy patří nespojitosti impedance, přeslechy mezi sousedními signálovými cestami a šum indukovaný odrazy. Návrhy pouzder vysokorychlostních integrovaných obvodů vyžadují pečlivé směrování tras, řízené impedanční struktury a vhodné strategie zakončení.

Integrita napájení (PI)

Návrh napájecí sítě zajišťuje stabilní napájení čipu i za podmínek dynamického zatížení. Umístění oddělovacích kondenzátorů na úrovni pouzdra integrovaných obvodů, návrh napájecí/uzemňovací roviny a distribuce propojení ovlivňují regulaci napětí a šumovou rezervu. Šum způsobený simultánním spínáním (SSN) musí být řízen pomocí vhodné architektury distribuce napájení.

Optimalizace vysokých frekvencí

Pouzdra integrovaných obvodů pro vysokofrekvenční a milimetrové vlny vyžadují minimalizovanou parazitní indukčnost a kapacitu. Řízená impedanční přenosová vedení, stínicí struktury uzemnění a pečlivé umístění propojovacích kanálů jsou nezbytnými konstrukčními prvky. Výběr materiálu substrátu pouzdra (nízkoprátová dielektrika) významně ovlivňuje výkon při vysokých frekvencích.

5.2 Tepelný návrh pro pouzdro integrovaných obvodů

Metriky tepelného odporu

Parametry tepelného odporu θJA (junction-to-ambient - přechod k okolí) a θJC (junction-to-case - přechod k pouzdru) kvantifikují tepelný výkon pouzdra integrovaného obvodu. Nižší hodnoty označují efektivnější cesty přenosu tepla. Výběr pouzdra musí zajistit, aby teploty přechodů zůstaly v rámci specifikací zařízení i za nejhorších provozních podmínek.

Výzvy miniaturizace

Kompaktní pouzdra integrovaných obvodů koncentrují teplo v menších objemech, čímž zvyšují tepelnou hustotu. Tepelně vodivé materiály (TIM) mezi pouzdry a chladiči musí být pečlivě vybrány, aby se minimalizoval odpor rozhraní. Tepelná řešení na úrovni systému se stávají stále důležitějšími, protože možnosti na úrovni pouzder jsou omezeny tvarovým faktorem.

5.3 Mechanické namáhání a spolehlivost

Důsledky neshody CTE

Rozdíly v koeficientu tepelné roztažnosti mezi křemíkovým čipem, substrátem pouzdra integrovaného obvodu a deskou plošných spojů vytvářejí napětí během teplotních výkyvů. Tento nesoulad koeficientu tepelné roztažnosti způsobuje únavu pájeného spoje, praskání čipu a selhání delaminací. Konstrukce pouzdra musí tato napětí zohlednit výběrem materiálu a geometrickou optimalizací.

Běžné poruchové režimy

Mezi typické poruchy pouzder integrovaných obvodů patří delaminace při připojování čipů, odlepení vodičů, praskání pájených spojů a praskání zapouzdření. Pochopení mechanismů selhání je vodítkem pro výběr materiálu, pravidla návrhu a testování spolehlivosti. Zrychlené testování životnosti ověřuje výkon pouzder integrovaných obvodů za zátěžových podmínek, které představují prostředí pro použití v terénu.

5.4 Návrh pro vyrobitelnost

SMT kompatibilita

Návrhy pouzder integrovaných obvodů musí zohledňovat procesy SMT montáže , včetně tisku pájecí pasty, umisťování součástek a pájení reflow. Geometrie vzoru kontaktních plošek, rozteč kontaktních plošek a specifikace koplanarity pouzdra zajišťují spolehlivé vytváření pájených spojů během hromadné výroby.

Úvahy o procesu přetavování

Různé typy pouzder integrovaných obvodů mají různou toleranci vůči teplotám přetavování a teplotním gradientům. Úrovně citlivosti na vlhkost (MSL) určují požadavky na manipulaci a vypalování před montáží. Materiály těla pouzdra, lepidla pro upevnění forem a směsi pro formy musí vydržet opakované vystavení přetavování bez degradace.

6. Proces výroby pouzder integrovaných obvodů

6.1 Příprava matrice

Ředění oplatky

Zpětné broušení snižuje tloušťku destičky ze 700–800 μm na pouhých 50 μm u pokročilých pouzder integrovaných obvodů. Tenčí čipy zlepšují tepelný výkon a umožňují konfigurace skládaných čipů. Řízení procesu je zásadní pro prevenci praskání čipu a udržení rovnoměrné tloušťky po celé destičce.

Krájení na plátky

Dělení odděluje jednotlivé čipy od zpracovaného waferu pomocí řezání kotoučem, laserového řezání nebo plazmového leptání. Kvalita dělení má vliv na integritu okrajů čipu a následnou výtěžnost sestavy. U některých konfigurací pouzder integrovaných obvodů lze před dělením aplikovat připevňovací fólii pro čipy (DAF).

6.2 Připojení a propojení matrice

Proces připevnění matrice

Spojování čipu spojuje křemíkový čip s podkladem pouzdra integrovaného obvodu nebo s vývodovým rámem pomocí epoxidových lepidel, pájky nebo eutektických slitin. Výběr materiálu pro spojování čipu vyvažuje tepelnou vodivost, adhezní pevnost a požadavky na absorpci napětí. Bezdutinové spojení je nezbytné pro spolehlivý tepelný a mechanický výkon.

Spojování drátů a připevňování Flip-Chip

Spojování vodičů vytváří propojení ultrazvukovým/termosonickým svařováním tenkých drátů mezi kontaktními plochami a vývody pouzdra. Technologie Flip-Chip Attach zahrnuje hromadné přetavování předem vytvořených hrbolků pro vytvoření simultánního spojení. Oba procesy vyžadují přesné zarovnání a kontrolované parametry spojování pro spolehlivou montáž pouzdra integrovaných obvodů.

6.3 Proces zapouzdření

Transferové a kompresní vstřikování

Přenosové vstřikování vtlačuje zahřátou elektromagnetickou hmotu do dutin forem obsahujících sestavené jednotky pouzder integrovaných obvodů. Lisování tlakem vyvíjí tlak na předem umístěnou lisovací směs, což je vhodné pro tenké pouzdra a velké formáty panelů. Konstrukce formy a procesní parametry řídí tvorbu dutin, proměnlivost drátu a deformaci pouzdra.

Balení na úrovni panelů

Výroba pouzder integrovaných obvodů s rozvětvením stále častěji využívá zpracování na úrovni panelů na velkoformátových substrátech (např. 600 mm × 600 mm). Tento přístup zlepšuje efektivitu výroby a strukturu nákladů ve srovnání se zpracováním na úrovni destiček. Klíčovými výzvami procesu jsou kontrola deformace panelů a přesnost umístění čipů.

6.4 Výroba substrátů

Návrh vrstveného vrstvení

Počet vrstev substrátu pouzdra integrovaných obvodů se pohybuje od dvou do více než dvaceti vrstev v závislosti na požadavcích na trasování. Konstrukce vrstev typu „stack-up“ definuje uspořádání signálových, napájecích a zemnících vrstev, což optimalizuje elektrický výkon a mechanickou stabilitu. Materiály jádra a nástavbové vrstvy se vybírají na základě elektrických a tepelných požadavků.

Tvorba mikrovial a povrchová úprava

Laserové vrtání vytváří mikrootvory umožňující propojení vrstev po vrstvě v substrátech pouzder integrovaných obvodů s vysokou hustotou. Průměry otvorů pod 75 μm podporují pokročilou hustotu trasování. Povrchové úpravy – ENIG (bezproudové niklování, imerzní zlato), OSP (organický konzervant pro pájitelnost) a další – chrání kontaktní plošky a zajišťují pájitelnost.

6.5 Testování a zajištění kvality

Elektrická a vizuální kontrola

Automatizované testovací zařízení ( ATE ) provádí elektrické ověření funkčnosti pouzdra integrovaných obvodů. Rentgenová kontrola odhaluje vnitřní vady, jako jsou dutiny v pájce a anomálie spojů vodičů. Konfokální skenovací akustická mikroskopie (CSAM) nedestruktivně detekuje delaminaci a vnitřní trhliny.

Testování spolehlivosti

Kvalifikační testování ověřuje spolehlivost pouzdra integrovaných obvodů prostřednictvím zrychlených zátěžových podmínek. Dlouhodobý výkon se hodnotí teplotními cykly (T/C), provozní životností za vysokých teplot (HTOL), testováním vlhkosti a mechanickými rázy. Výsledky testů stanovují metriky spolehlivosti a identifikují potenciální mechanismy selhání.

7. Budoucí trendy v technologii pouzder integrovaných obvodů

7.1 Architektura čipů a pokročilé pouzdro integrovaných obvodů

Modulární integrace čipů

Architektury čipů rozdělují monolitické SoC na menší funkční bloky propojené pokročilými technologiemi pouzder integrovaných obvodů. Standardizace Universal Chiplet Interconnect Express (UCIe) umožňuje ekosystémy čipů od více dodavatelů. Tento přístup zlepšuje výtěžnost, umožňuje heterogenní míchání procesních uzlů a zkracuje dobu uvedení na trh.

Heterogenní integrace

Pokročilé pouzdra integrovaných obvodů stále více integrují rozmanité technologie – logiku, paměť, analogové, RF a senzory – v rámci unifikovaných sestav. Tato heterogenní integrace poskytuje výkon na úrovni systému, který není možný u přístupů s diskrétními součástkami, a zároveň si zachovává flexibilitu při výběru technologie pro každý funkční blok.

7.2 Nové materiály pro pouzdra integrovaných obvodů

Evoluce ABF

Materiály ABF nové generace se zaměřují na rozměry čáry/prostoru pod 5 μm, což podporuje rostoucí hustotu propojení pouzder integrovaných obvodů. Varianty s nízkými ztrátami dielektrika řeší požadavky vysokofrekvenčních aplikací. Dodavatelé materiálů pokračují ve vývoji, aby splňovaly pokročilé požadavky na uzly polovodičových technologií.

Vývoj skleněného substrátu

Skleněné substráty nabízejí ve srovnání s organickými alternativami vynikající rozměrovou stabilitu, rovinnost a vysokofrekvenční elektrické vlastnosti. Aktivní rozvoj průmyslu řeší problémy se zpracováním skla pro aplikace v pouzdrech integrovaných obvodů. Mezikusy a substráty na bázi skla mohou umožnit vysoce výkonná řešení pouzder nové generace.

7.3 Výroba pouzder integrovaných obvodů na úrovni panelů

Zpracování velkoformátů

Konstrukce pouzder na úrovni panelů rozšiřuje koncepty vějířového uspořádání na velké obdélníkové panely, což dramaticky zlepšuje propustnost a nákladovou efektivitu. Úpravy zařízení a procesů řeší specifické problémy panelů, včetně řízení deformací a zarovnání čipů s panely. Tento vývoj výroby podporuje snižování nákladů na pouzdra integrovaných obvodů pro velkoobjemové aplikace.

7.4 Požadavky na pouzdro vysoce výkonných integrovaných obvodů

Požadavky na umělou inteligenci a HPC

Akcelerátory umělé inteligence a vysoce výkonné výpočetní systémy posouvají požadavky na pouzdra integrovaných obvodů směrem k extrémní šířce pásma, odvodu tepla a schopnostem dodávky energie. Pokročilá integrace chlazení, optimalizace sítě pro dodávku energie a propojení s ultra vysokou hustotou charakterizují řešení pouzder integrovaných obvodů nové generace pro tyto náročné úlohy.

8. Shrnutí

Pouzdro integrovaných obvodů definuje, jak je křemíkový čip elektricky připojen, mechanicky chráněn a tepelně řízen. Od QFP a BGA až po flip-chip, fan-out a 3D struktury, volby pouzdra přímo ovlivňují integritu signálu, napájení, odvod tepla a dlouhodobou spolehlivost. S rostoucím výkonem a hustotou se materiálové systémy, jako jsou substráty ABF, pokročilé propojovací kabely a robustní zapouzdřovací materiály, stávají kritickými pro celkové chování systému.

Praktické rady pro inženýry:

• Vyberte si pouzdra na základě elektrických a tepelných požadavků, nikoli pouze na základě tvaru.

• Koordinujte návrh pouzdra a sestavy desek plošných spojů včas, abyste se vyhnuli úzkým hrdlům v SI/PI a směrování.

• Projděte si údaje o spolehlivosti a zvažte mechanické namáhání, zejména u zařízení s malou roztečí nebo s vysokým výkonem.

Jasné pochopení základů pouzder integrovaných obvodů pomáhá zajistit stabilní výkon a snižuje rizika související s návrhem.