Fertigung von Leiterplatten mit ultrafeinen Leiterbahnen für hochdichte Leiterbahnführung

Die Fertigung von Leiterplatten mit ultrafeiner Leiterbahn beginnt mit Designregeln

„Ultrafeine Linien“ ist keine universelle Dimensionsklasse. Die tatsächlichen Linien-/Abstandsvorgaben, die Kupferdicke, das Material, der Schichttyp und die erwartete Ausbeute müssen für jedes Projekt spezifiziert werden.

Geben Sie die minimale Leiterbahnbreite und den minimalen Leiterbahnabstand pro Lage an und kennzeichnen Sie, ob die Werte vor oder nach der Bearbeitung gelten. Bewerten Sie die Feinstrukturierungsziele im Zusammenhang mit der Kupferstärke und dem Strukturierungsverfahren, anstatt sie isoliert zu betrachten. Ist der Signalverlust ebenfalls kritisch, stimmen Sie das Design mit den Anforderungen an Hochfrequenz-Leiterplatten ab.

„Ultrafeine Leiterbahn“ ist eine relative Beschreibung und keine universelle Fertigungsvorgabe. Entscheidend sind die minimale Leiterbahnbreite und der minimale Leiterabstand auf jeder Lage, die Kupferdicke, der vorgesehene Prozessablauf und die zulässige Abweichung. Ein Zielwert, der auf einer dünnen Kupfer-Innenlage erreicht werden kann, entspricht möglicherweise nicht dem gleichen Sollwert für Leiterbahnbreite und -abstand auf einer Außenlage mit zusätzlicher Kupferbeschichtung. Daher sollten die Konstruktionsregeln lagen- und prozessspezifisch festgelegt werden.

Unterscheiden Sie außerdem die nominale CAD-Geometrie von der fertigen Leiterbahn. Das Muster kann durch Resistdefinition, Ätzung, Galvanisierung und lokale Kupferdichte beeinflusst werden, sodass die fertige Leiterbahn von der gezeichneten Linie abweichen kann. Enthält die Schaltung feine Leiterbahnführungen, dichte Pad-Felder oder enge Verengungen, sollten diese Bereiche bei der DFM-Prüfung hervorgehoben werden. Es ist besser, frühzeitig einige wenige kritische Übergänge zu optimieren, als sich auf die allgemeine Aussage zu verlassen, dass das gesamte Design „feine Leiterbahnen“ aufweist.

Kupferdicke, Musterung und Liniengeometrie

Feine Strukturen lassen sich schwieriger kontrollieren, wenn die Kupferdicke im Verhältnis zur Leiterbahnbreite zunimmt. Die Ausgangskupfermenge, der Aufbau der Beschichtung, das Resistprofil, die Ätz- oder Blitzätzbedingungen und die lokale Strukturdichte können die endgültige Leitergeometrie beeinflussen. Der Lieferant sollte das Prozessfenster überprüfen, bevor er Mindestabmessungen bestätigt.

Falls ein modifiziertes semi-additives Verfahren erforderlich ist, geben Sie dies bitte explizit an, anstatt anzunehmen, dass alle Lieferanten dasselbe Verfahren anwenden. Konventionelles subtraktives und mSAP-Verfahren verwenden unterschiedliche Prozessabläufe.

1. Warum die Kupferdicke die erreichbare Liniengeometrie beeinflusst

Die Feinleitungsfähigkeit wird nicht allein durch Linienbreite und -abstand beschrieben. Die Ausgangskupferfolie, das während der Galvanisierung hinzugefügte Kupfer, die Dicke und das Profil des Fotolacks, die Ätzkompensation und die abschließende Oberflächenbehandlung beeinflussen die Leiterform. Mit zunehmender Kupferdicke im Verhältnis zur angestrebten Linienbreite wird die Kontrolle des Seitenwandprofils schwieriger, und der Abstand zwischen benachbarten Leitern kann sich verringern oder verändern. Daher sollte ein Linien-/Abstands-Wert stets in Verbindung mit dem Kupfergewicht und dem Schichttyp betrachtet werden.

Klären Sie, ob sich die angegebene Mindestanforderung auf die Designdaten, das Foto auf dem Fotolack oder die fertige Kupferstruktur bezieht. Diese sind nicht unbedingt identisch. Bei einem Angebot, das auf einem nominalen CAD-Abmessungen basiert, kann ein Prozesszuschlag erforderlich sein, damit die fertige Leiterplatte die elektrischen und dimensionalen Anforderungen erfüllt. Geben Sie die Mindestanforderung für jede Lage separat an, wenn für die äußere Galvanisierung und die innere Ätzung unterschiedliche Kupferstrukturen verwendet werden.

2. Subtraktive Verarbeitung, mSAP und SAP sind keine austauschbaren Bezeichnungen

Bei der konventionellen subtraktiven Fertigung wird ein kupferkaschiertes Substrat strukturiert und überschüssiges Kupfer entfernt. Modifizierte semi-additive Fertigungsverfahren verwenden im Allgemeinen eine dünne leitfähige Keimschicht, strukturierten Fotolack, Kupferplattierung in den Öffnungen, Entfernen des Fotolacks und Abtragen des freiliegenden Kupfers. Auch bei semi-additiven Verfahren werden Leiterstrukturen mithilfe einer Keimschicht und Plattierung erzeugt, jedoch können sich Substrat und Prozessablauf im Detail unterscheiden. Die genauen Prozessbezeichnungen und verfügbaren Prozessfenster sollten mit dem jeweiligen Fertigungsunternehmen abgeklärt werden.

Bei der Beschaffung sollte mSAP nicht allein aufgrund der Bezeichnung „Fine Line“ spezifiziert werden. Geben Sie die gewünschte Endgeometrie und die Anforderungen an die Kupferbeschichtung an und bitten Sie den Hersteller um die Empfehlung eines geeigneten Verfahrens. Ist ein bestimmtes Verfahren für das Design zwingend erforderlich, geben Sie dies explizit an und bestätigen Sie, dass das Werk das gewünschte Material, den Schichtaufbau, die Panelgröße und das Volumen bereitstellen kann.

3. Leitungsbreite, Leitungsabstand und die tatsächliche elektrische Geometrie

Die Leiterbahnbreite beeinflusst Widerstand und Strombelastbarkeit; der Leiterabstand beeinflusst elektrische Distanz und Kopplung; und das Querschnittsprofil beeinflusst beides. Bei kontrollierter Impedanz ist die Leiterbahn Teil einer Übertragungsleitungsstruktur, die auch die Dicke und die dielektrischen Eigenschaften des Dielektrikums, die Geometrie der Bezugsebene und benachbarte Leiter umfasst. Eine schmale Leiterbahn allein garantiert keine Zielimpedanz, und eine Verringerung des Leiterabstands kann Übersprechen erhöhen oder Fertigungsrisiken bergen.

Bei Hochgeschwindigkeitssignalen sind die Zielimpedanz und -toleranz, die Referenzschicht, der relevante Schichtaufbau sowie der Abstand der Differenzialpaare anzugeben. Die endgültige Geometrie ist mit der tatsächlichen Kupfer- und Dielektrikumskonstruktion abzugleichen. Ändert sich die Laminat- oder Schichtdicke, müssen die Leiterbahnabmessungen gegebenenfalls neu berechnet werden, anstatt sie unverändert aus einer früheren Version zu übernehmen.

4. Layoutregeln zum Schutz der Auslastung auf engstem Raum

Prüfen Sie lokale Verjüngungen, scharfe Ecken, schmale Kupferstreifen, isolierte Kupferinseln, dichte Lötpad-Austritte, Lötstopplack-Registrierung, Kupfer-Rand-Abstände und Flächenabstände. Ein Design kann zwar die nominalen globalen Linien-/Abstandsregeln erfüllen, aber dennoch isolierte Bereiche aufweisen, deren Geometrie deutlich schwieriger abzubilden oder konsistent zu ätzen ist. Achten Sie besonders auf Übergänge um BGA-Pads mit feiner Rasterteilung, Durchkontaktierungspads und Steckverbinder-Footprints.

Auch die Panelisierung und die Kupferverteilung spielen eine Rolle. Große Kupferflächen neben sehr dünnen Leiterbahnen können unterschiedliche lokale Prozessbedingungen hervorrufen. Geben Sie die geplanten Panelbeschränkungen an, falls diese das Design beeinflussen, und ermöglichen Sie dem Hersteller, gegebenenfalls Kompensationsmaßnahmen zu empfehlen. Das DFM-Feedback sollte die genaue Position und Dimension des Problems angeben, damit das Designteam eine fundierte Entscheidung treffen kann, anstatt eine pauschale Lockerung für die gesamte Leiterplatte anzuwenden.

5. Prüfung und Abnahme der Feinmerkmale

Legen Sie fest, was, wo und wie die Ergebnisse gemessen werden. AOI kann viele Strukturfehler erkennen, ersetzt aber nicht die Definition der Maßannahme für jede kritische Leiterbahn. Je nach Projekt kann der Plan die Prüfung von Coupons, Querschnitten, Impedanzmessungen oder andere elektrische Prüfverfahren umfassen. Legen Sie fest, welche Messungen für jede Charge und welche nur für die Qualifizierung oder die Erstmusterfreigabe erforderlich sind.

Für ein Angebot für ultrafeine Leiterplatten benötigen wir folgende Angaben: Datenpaket, Lagenaufbau, Kupfergewichte, Linien-/Abstandsvorgaben pro Lage, Material, Oberflächenbeschaffenheit, Impedanztabelle, Menge und erwartete Abnahmekriterien. Eine aussagekräftige technische Antwort sollte den vorgeschlagenen Prozessablauf erläutern und alle Designbereiche identifizieren, die vor der Freigabe noch geklärt werden müssen. Dadurch wird das Angebot verlässlicher als die Auswahl eines Lieferanten anhand einer einzigen Mindestlinien-/Abstandsangabe.

Kupferdicke und Leiterbahngeometrie müssen gemeinsam betrachtet werden, da die Strukturierung je nach gewähltem Prozess Kupfer abträgt oder hinzufügt. Bei subtraktiven Verfahren wird das Ausgangskupfer strukturiert und geätzt; das Ätzprofil kann die Leiterbahnbreite und die Seitenwandform beeinflussen. Bei additiven oder modifizierten semi-additiven Verfahren ermöglichen eine dünne Keimschicht und eine strukturierte Plattierungssequenz feinere Strukturen. Der tatsächliche Prozessbereich hängt jedoch vom Substrat, der Keimschichtkonstruktion, dem Fotolack, der Plattierung und den Keimschichtentfernungsschritten ab. Die Prozessbezeichnung allein garantiert keine fertige Leiterbahn/-fläche.

Geben Sie bei der Angebotsanfrage sowohl die minimale Leiterbahnbreite/den minimalen Abstand als auch den Kupferbedarf an. Kennzeichnen Sie, ob es sich um einen Zielwert oder eine Akzeptanzgrenze für die fertige Leiterplatte handelt. Geben Sie außerdem an, ob die äußeren Lagen zusätzliches Kupfer benötigen und ob das Design Bereiche mit hoher Kupferdichte neben feinen Strukturen aufweist. Abrupte Änderungen der Leiterbahnbreite, Bereiche mit hoher Kupferdichte und schmale Spalten können die lokale Prozesskontrolle erschweren. Daher kann ein repräsentatives Fertigungsmuster oder ein Coupon hilfreich sein, sofern die Anwendung dies rechtfertigt.

Impedanz, Übersprechen und Signalintegrität

Kleinere Leiterbahnen verbessern nicht automatisch die Signalintegrität. Die Impedanz hängt von der Leiterbahngeometrie, der Kupferdicke, den dielektrischen Eigenschaften, dem Abstand der Referenzebene und dem umgebenden Schichtaufbau ab. Zu geringe Abstände können zudem die Kopplung und das Übersprechen erhöhen, wenn die Leiterbahnführung und die Referenzebene nicht optimal ausgelegt sind.

Geben Sie die Zielimpedanz, die Toleranz, die Referenzlagen und den relevanten Frequenz- oder Flankensteilheitskontext an. Nutzen Sie die Leiterplattenprüfung mit kontrollierter Impedanz, um Geometrie und Lagenaufbau gemeinsam zu betrachten.

Die Feinleitungsführung sollte im Kontext der gesamten Übertragungsleitungsgeometrie geplant werden. Die charakteristische Impedanz hängt von Leiterbahnbreite und -dicke, Dielektrizitätskonstante, dielektrischer Höhe und der Konfiguration der Referenzebene ab. Ändert sich eine dieser Variablen während der Fertigung oder der Optimierung des Schichtaufbaus, kann sich die resultierende Impedanz ändern, selbst wenn die Leiterbahnbreite im CAD-Plan gleich bleibt. Geben Sie die Zielimpedanz und die Toleranz zusammen mit der Referenzschicht und dem Materialsystem an.

Der Leiterbahnabstand ist ebenfalls eine wichtige Variable im elektrischen Design. Eng gekoppelte Leiterbahnen können das Übersprechen verstärken, und Diskontinuitäten um Pads, Verengungen, Durchkontaktierungen und Referenzebenenaufteilungen können das Signalverhalten beeinflussen. Bei Differenzialpaaren müssen die Paargeometrie und die erforderliche Impedanzbeziehung spezifiziert werden; bei Hochgeschwindigkeits-Single-Ended-Netzen sind kritische Netze und deren Referenzbedingungen zu identifizieren. Diese Anforderungen sollten in Abstimmung mit dem Leiterplatten-Service für kontrollierte Impedanz als koordiniertes Problem des Lagenaufbaus und der Leiterbahnführung betrachtet werden und lassen sich nicht allein durch die Änderung der Leiterbahnbreite lösen.

DFM-Prüfungen zum Schutz der Rendite im Grenzbereich

Eine detaillierte DFM-Prüfung sollte Mindestabstände, Verengungen, scharfe Ecken, isolierte Kupferstreifen, Lötstopplack-Registrierung, Pad-zu-Leiterbahn-Übergänge und die schichtspezifische Herstellbarkeit überprüfen. Auch die Kupferverteilung und das Panel-Layout können die Prozessstabilität beeinflussen.

Verlassen Sie sich nicht auf die allgemeine Aussage „Feinlinienfähig“ ohne definierten Anlagenaufbau und Datensatz. Teilen Sie Fertigungsergebnisse und nutzen Sie die DFM-Prüfung, um Konstruktionsregelkonflikte zu identifizieren, bevor die Werkzeuge freigegeben werden.

Eine aussagekräftige DFM-Prüfung berücksichtigt mehr als nur die minimale Leiterbahnbreite. Sie sollte isolierte Kupferstreifen, enge Verengungen, scharfe Ecken, unzureichende Abstände, Übergänge zwischen Pad und Leiterbahn, Kupferstrukturen in der Nähe von Leiterplattenrändern, Risiken der Lötstoppmaskenregistrierung und potenzielle Kurzschlüsse nach der Strukturierung identifizieren. Der Prüfer sollte außerdem die Wechselwirkung zwischen dem Bereich mit den feinen Leiterbahnen und der übrigen Kupferverteilung auf derselben Lage untersuchen. Lokale Dichte und abrupte Übergänge können die Prozesskonsistenz beeinträchtigen.

Prüfen Sie die Anforderungen an die fertige Leiterplatte sowie das Layout: Oberflächenbeschaffenheit, Lötstopplacköffnungen, Testpad-Zugang und die Geometrie der Bestückungspads können Einschränkungen für sehr kleine Strukturen mit sich bringen. Werden im Projekt verschiedene Kupferstärken verwendet, stellen Sie sicher, dass die Designregeln für jede Lage geeignet sind, anstatt einen Mindestwert für den gesamten Schichtaufbau zu kopieren. Die DFM-Prüfung sollte mit konkreten Fragen oder Änderungsvorschlägen enden, die vom Designverantwortlichen angenommen, abgelehnt oder präzisiert werden können.

Inspektions- und Abnahmekriterien

Vereinbaren Sie, wie Linienbreite und -abstand geprüft werden und was als Akzeptanzkriterium gilt. AOI kann viele sichtbare Strukturfehler erkennen, der Prüfplan muss jedoch auf den Leiterplattenaufbau, die Strukturgröße und die Kundenanforderungen abgestimmt sein.

Für kritische Bauteile sind die Anforderungen an die Testbausteine, die Messpunkte, die Berichtspflichten und die elektrischen Prüfungen festzulegen. Falls die Leiterplatte bestückt wird, ist die Pad-Geometrie mit der Leiterplattenbestückung abzustimmen.

Die Prüfmethoden sollten entsprechend der Merkmalsgröße und der Art des relevanten Fehlers ausgewählt werden. AOI kann viele Musterfehler erkennen, jedoch sollte der Abnahmeplan die relevanten Mindestleiterabmessungen, Abstände und Fehlerkriterien festlegen. Bei kritischen Geometrien müssen Kunde und Hersteller gegebenenfalls Messpositionen, Coupon-Design, Berichtsformat und den Umgang mit Grenzwerten vereinbaren.

Definieren Sie die erforderlichen elektrischen Prüfungen getrennt von der visuellen Leiterbahnprüfung. Prüfungen auf elektrische Durchgängigkeit und Isolation können offene oder Kurzschlüsse erkennen, erfassen aber nicht zwangsläufig jede Linienbreitenvariation. Ist die Impedanz eine kontrollierte Anforderung, spezifizieren Sie das Prüfmuster oder die Prüfmethode sowie die erwarteten Berichtsinhalte. Stellen Sie bei bestückten Leiterplatten sicher, dass das Feinleiterdesign auch die Lötstopplackregistrierung, die Bauteil-Landing-Muster und die Strategie für die Bestückungsprüfung unterstützt.

Fordern Sie ein Angebot für eine Leiterplatte mit ultrafeiner Leiterbahn an.

Bitte übermitteln Sie Gerber- oder ODB++-Daten, den Lagenaufbau, die Kupfergewichte, die minimale Leiterbahn-/Abstandsdichte pro Lage, das Material, die Oberflächenbeschaffenheit, die Impedanztabelle, die Leiterplattenabmessungen, die Stückzahl und den Zieltermin. Befindet sich das Design noch in einem frühen Stadium, geben Sie bitte die Zielabmessungen und die elektrischen Anforderungen an, damit die Machbarkeit vor der endgültigen Festlegung des Routings besprochen werden kann.

Für die Fertigung und Montage benötigen Sie Stücklisten- und Bestückungsdaten. Beginnen Sie auf der Seite für Leiterplattenangebote und informieren Sie sich über die angebotenen Leiterplattenfertigungsdienstleistungen.

Für ein aussagekräftiges Angebot benötigen wir Gerber- oder ODB++-Daten, einen vollständigen Lagenaufbau, das Kupfergewicht pro Lage, die minimalen Leiterbahn-/Abstandsmaße pro Lage, das Material, die fertige Dicke, die Oberflächenbeschaffenheit, die Impedanzanforderungen, den Leiterplattenaufbau, die Stückzahl und den gewünschten Liefertermin. Geben Sie die wichtigsten Merkmale an und erläutern Sie, ob die angegebenen Leiterbahn-/Abstandsmaße nominale Designregeln oder garantierte Abnahmegrenzen für die fertige Leiterplatte darstellen. Falls Kundenspezifikationen oder Zeichnungsnormen existieren, geben Sie bitte deren Revision an.

Befindet sich das Design noch in der Entwicklung, teilen Sie bitte die geplante Funktion, den Bauteilabstand, die kritischen Netzvorgaben und jegliche Flexibilität hinsichtlich Leiterbahnen/Platz oder Material mit. Dies erleichtert der technischen Prüfung die Unterscheidung zwischen zwingenden Anforderungen und Präferenzen, die zur Verbesserung der Herstellbarkeit oder Kostenreduzierung angepasst werden können. Ist die Bestückung inbegriffen, fügen Sie bitte die Stückliste, die Bestückungsdaten, die Bestückungszeichnung und die Testanforderungen hinzu, damit der gesamte Projektumfang kalkuliert werden kann und nicht nur die Leiterplatte als einziges Lieferobjekt betrachtet wird.

Häufig gestellte Fragen

Welche Linien und Abstände können Sie fertigen?

Der realisierbare Mindestwert hängt von der Kupferdicke, der Lage, dem Material, dem Prozessablauf, dem Panel-Layout und den Abnahmekriterien ab. Reichen Sie den Schichtaufbau und die Daten zur technischen Prüfung ein.

Ist für ultrafeine Linienführung immer mSAP erforderlich?

Nein. Das geeignete Verfahren hängt von der geforderten Geometrie und Konstruktion ab. Der Verarbeiter sollte prüfen, ob subtraktives Verfahren, mSAP oder ein anderes qualifiziertes Verfahren geeignet ist.

Welche Informationen sind für die Angebotserstellung am wichtigsten?

Minimale Linien-/Abstandsanzahl pro Lage, Kupfergewichte, Schichtaufbau, Material, Impedanzanforderungen, Leiterplattengröße, Menge, Oberflächenbeschaffenheit und Liefertermin.