10-lagiges Leiterplatten-Aufbaudesign für Impedanz und Ebenen

Ein zehnlagiger Schichtaufbau ist eine elektrische und fertigungstechnische Architektur und keine bloße Auflistung von Kupferschichten, getrennt durch nominelle Prepreg-Dicken. Er bestimmt, welche Signale kontinuierliche Referenzen haben, wie viel Leitungskapazität zur Verfügung steht, wo die Stromversorgung erfolgt, welche Leiterbahngeometrie herstellbar ist und wie sich das Panel während der Laminierung verhält. Da zehn Kupferschichten neun dielektrische Zwischenräume erzeugen, kann bereits eine scheinbar kleine Änderung in einem dieser Zwischenräume Impedanz, Gesamtdicke und Symmetrie beeinflussen.

Die folgenden Beispiele dienen als Ausgangspunkt für die Konstruktion und stellen keine endgültigen Fertigungsfreigaben dar. Die endgültige Kern- und Prepreg-Konstruktion, die Pressdicken, die Kupferfolien und die kontrollierten Geometrien müssen vom Hersteller bestätigt werden. Verwenden Sie diese Seite zusammen mit dem Materialleitfaden und der Impedanzspezifikation.

Wählen Sie eine Schichtarchitektur, bevor Sie die dielektrische Dicke auswählen.

Beginnen Sie mit der Klassifizierung des Designs: Anzahl der Hochgeschwindigkeits-Routingkanäle, benötigte Stromversorgungsebenen, BGA-Escape-Dichte, empfindliche analoge oder HF-Bereiche, Durchkontaktierungs- oder HDI-Struktur, fertige Dicke und mechanische Einschränkungen. Ziel ist nicht die Maximierung der mit „Signal“ gekennzeichneten Lagen. Vielmehr soll jeder kritischen Route eine nutzbare Referenz zugewiesen, die Rückwege durchgängig gehalten und ausreichend Fläche für die Stromverteilung bereitgestellt werden.

Die Routingrichtung ist eine sekundäre Entscheidung. Die Zuordnung von „horizontalen“ und „vertikalen“ Ebenen behebt keinen Stackup mit benachbarten Hochgeschwindigkeitssignalebenen ohne Referenzebene. Zuerst muss die Feld- und Rückwegstruktur ermittelt werden, anschließend können bevorzugte Richtungen basierend auf Platzierung und Überlastung zugewiesen werden.

Drei nützliche 10-Schicht-Aufbau-Archetypen

Das Verhältnis allein beweist nicht die Qualität eines Leiterbahnaufbaus. Zwei Anordnungen mit „6 Signal-/4 Ebenen“ können sich je nach Platzierung der Ebenen sehr unterschiedlich verhalten. Benötigt ein Design sechs Signalebenen, sollten die an die Ebenen angrenzenden Ebenen für kritische Netze reserviert und langsamere, kürzere oder orthogonal geroutete Signale auf dem weniger günstigen Ebenenpaar platziert werden.

Ein Beispiel mit vielen Referenzebenen in 10 Schichten

Die folgende Schichtanordnung bildet einen soliden konzeptionellen Ausgangspunkt für eine starre Leiterplatte mit vier Hauptsignalschichten. Sie ist in den kritischen Signalumgebungen elektrisch symmetrisch und kann durch Spiegelung der dielektrischen und Kupferstrukturen mechanisch symmetrisch gestaltet werden. Sie gibt keine universellen dielektrischen Dicken oder Leiterbahnbreiten an.

Diese Anordnung stellt für beide inneren Signalebenen zwei Massebezugspunkte bereit und hält jedes äußere Signal nahe an Masse. Jede zentrale Stromversorgungsebene verfügt über einen externen Masseanschluss. Der Abstand zwischen den zentralen Leiterbahnen L5 und L6 kann hinsichtlich Gesamtdicke und mechanischer Ausgewogenheit gewählt werden, ohne fälschlicherweise als Stromversorgungs-Masse-Entkopplungspaar interpretiert zu werden.

Designs mit erhöhtem Routingbedarf können eine Ebene in eine Signalebene umwandeln, die Konsequenzen müssen jedoch explizit berücksichtigt werden. Beispielsweise entfernt die Umwandlung von L6 in eine Signalebene eine breite Versorgungsebene und erzeugt eine Signalebene neben der Versorgungsebene L5 und der Masseebene L7. Kritische Leitungen auf dieser Ebene müssen L5-Aufteilungen vermeiden oder so ausgelegt sein, dass sie hauptsächlich auf L7 verweisen.

Press-Out, Kupfer- und Impedanzverschluss

Die Dicke des Prepregs nach dem Laminieren entspricht nicht dem Katalogwert im ungehärteten Zustand. Die Dicke nach dem Pressvorgang hängt von der Glasart, dem Harzanteil, der Kupferdichte, der Vorbehandlung, dem Presszyklus und dem lokalen Harzfluss ab. Der Verarbeiter sollte den zu erwartenden Pressdruck für die jeweilige Konstruktion angeben und die im Impedanzmodell verwendete Toleranz erläutern.

Das äußere Kupfer hat eine fertige Abmessung.

Die äußeren Lagen bestehen aus einer Basisfolie und werden während der Loch- und Strukturplattierung mit Kupfer beschichtet. Das Impedanzmodell sollte den fertigen Leiterbahnquerschnitt einschließlich der trapezförmigen Ätzform berücksichtigen. Innere Lagen werden üblicherweise aus einer Folie geätzt, ohne dass die gleiche Strukturplattierung erfolgt. Daher weisen äußere und innere Leiterbahnen mit derselben nominellen Kupfermenge nicht zwangsläufig dieselbe Geometrie auf.

Die Leiterbahnbreiten dürfen nicht vor dem Stackup freigegeben werden.

Eine Zeichnung, die 50 Ω bei einer bestimmten Breite festlegt, dem Lieferanten aber gleichzeitig Änderungen an der dielektrischen Konstruktion erlaubt, erzeugt einen Widerspruch. Entweder wird der genaue Lagenaufbau und die Geometrie freigegeben, oder die Zielimpedanz wird vorgegeben und dem Hersteller die Möglichkeit eingeräumt, Breite und Abstand innerhalb vereinbarter Grenzen anzupassen. Jede Änderung, die den Leitungsabstand oder die Paarverzerrung beeinflusst, muss dem Kunden zur Genehmigung vorgelegt werden.

Verwenden Sie die richtigen Materialdaten.

Der Feldlöser sollte konstruktionsspezifische oder prozesskalibrierte Dk-Werte verwenden, nicht einfach einen aus einem Datenblatt kopierten Wert. Oberflächenstrukturen sollten, falls vorhanden, Lötstopplack berücksichtigen. Für die Hochgeschwindigkeitsverlustanalyse sind zusätzlich Df, die Kupferrauheit und das frequenzabhängige Verhalten erforderlich; die Impedanzberechnung allein reicht nicht aus, um den Kanalverlust zu bestimmen.

Stromversorgungsintegrität, Rückwege und EMV

Ein geringerer Abstand zwischen Signal und Referenz verringert die Schleifeninduktivität und die Feldstreuung, die genaue Verbesserung hängt jedoch von der Geometrie ab und sollte daher nicht als feste dB-Reduzierung angegeben werden. Flächenpaare können eine verteilte Kapazität bereitstellen, deren Wert jedoch der Parallelplatten-Beziehung und der tatsächlichen Überlappungsfläche folgt. Ein dünnes dielektrisches Masse-/Leistungsdielektrikum kann hilfreich sein, beseitigt aber weder die diskrete Entkopplung noch die Gehäuseinduktivität.

Halten Sie Hochgeschwindigkeits-Referenzebenen durchgängig. Wenn eine Versorgungsebene mehrere Inseln enthält, vermeiden Sie kritische Leitungswege, über die der dominante Rückstrom eine Inselgrenze kreuzen müsste. Befindet sich eine Signalebene zwischen Versorgungs- und Masseebene, legen Sie die vorgesehene Referenzebene fest und stellen Sie sicher, dass der alternative Pfad kontrolliert wird.

Edge-Via-Fences können bei bestimmten HF- oder Gehäusestromproblemen Abhilfe schaffen, jedoch ist ein einheitlicher, fester Abstand um jede digitale Platine unnötig und kann die Leiterbahnführung einschränken oder zu Flächenperforationen führen. Abstand und Abschluss der Fences sollten der höchsten zu kontrollierenden Frequenz und dem jeweiligen Gehäusekonzept entsprechen.

Planen Sie den Rückweg bei jedem Ebenenübergang.

Eine Signal-Via ändert das elektromagnetische Feld zwischen zwei Übertragungsleitungsstrukturen. Wenn beide Leitungsebenen auf Masseflächen referenziert sind, können nahe beieinander liegende Masse-Vias diese Flächen verbinden und die Rückstromschleife reduzieren. Ihre Anzahl und Platzierung sollten jedoch der Übergangsgeometrie und nicht einer universellen Abstandsregel folgen. Wechselt eine Leitung zwischen Ebenen, die auf unterschiedliche Leiter referenziert sind, z. B. Masse auf einer Ebene und eine Versorgungsebene auf einer anderen, benötigt der Rückstrom einen gezielten Übertragungspfad. Dieser Pfad kann einen geeignet platzierten Entkopplungskondensator zwischen den Referenzleitern, eine andere Ebenenzuordnung oder einen neu gestalteten Übergang nutzen, der beide Segmente auf Masse referenziert hält.

Die Lagenaufbauzeichnung sollte daher die vorgesehene Referenz für jede gesteuerte Lage kennzeichnen und nicht nur eine Lage als „Signal“ bezeichnen. Via-Felder, Anti-Pads und Flächenabstände müssen gemeinsam überprüft werden, da eine elektrisch korrekte Lagenreihenfolge durch einen Übergang, der zu viel nahegelegenes Referenzkupfer entfernt, beeinträchtigt werden kann.

Symmetrie, Kupferbalance und Verdrehungsrisiko

Mechanische Symmetrie bedeutet mehr als nur die Vergabe gleicher Netzbezeichnungen entlang der Mittellinie. Die äußeren Kupfergewichte, dielektrischen Konstruktionen und die erwartete Kupferabdeckung müssen aufeinander abgestimmt werden. Eine Seite mit hoher Bauteildichte kann deutlich mehr Kupfer aufweisen als die gegenüberliegende Seite, selbst wenn die nominellen Foliengewichte übereinstimmen; in diesem Fall können Anpassungen der CAM-Technik oder eine Designbalance erforderlich sein.

Die zulässige Verformung und Verdrehung richtet sich nach den jeweiligen Produktspezifikationen und Montageanforderungen. Die Feinraster-BGA-Bestückung kann eine höhere Planheit erfordern als die üblichen Grenzwerte für unbestückte Leiterplatten. Bei der Überprüfung des Lagenaufbaus sollten daher neben der Lagensymmetrie auch die Panelgröße, der Leiterplattenumriss, die Kupferverteilung, Aussparungen, der Materialmix und die Depanelisierungsmethode berücksichtigt werden.

Hybridwerkstoffe, HDI- und Rigid-Flex-Varianten

Hybrid-Niedrigverlustkonstruktion

Verlustarmes Material kann um ausgewählte Signalschichten herum lokalisiert werden, die genaue Anordnung von Kern, Prepreg oder Bondply muss jedoch qualifiziert sein. Es darf kein universeller Schwellenwert für die Wärmeausdehnungskoeffizienten-Differenz festgelegt und Kompatibilität vorausgesetzt werden. Harzfluss, Haftung, Aushärtung, Dimensionsänderung, Bohr-/Entschmierprozess und Zuverlässigkeit der galvanisch hergestellten Bohrungen sind für das gesamte Materialpaar zu überprüfen.

HDI-Aufbau

Bei Leiterplatten mit 1+8+1-, 2+6+2- oder 3+4+3-Lagen beschreibt die Lagenbezeichnung die Verteilung der Aufbauten, nicht den gesamten Fertigungsprozess. Jede Aufbauebene umfasst Belichtung, Laminierung, Laserbohren, Metallisierung und gegebenenfalls Füllen/Planarisieren. Der Lagenaufbau muss alle Mikrovia-Spans, vergrabenen Vias, Durchgangsvias und die Reihenfolge der Strukturierung enthalten. Die Zählung der Presszyklen sollte das zentrale Subcomposite und jeden nachfolgenden Aufbau gemäß der vom Hersteller definierten Terminologie umfassen.

Starrflex-Laminat

Eine zehnlagige Rigid-Flex-Leiterplatte führt nicht zwangsläufig alle zehn Lagen durch den Biegebereich. Oftmals werden nur ausgewählte flexible Lagen weitergeführt, während andere Kupferlagen im starren Bereich enden. Die Konstruktion sollte die Anzahl der flexiblen Lagen, die Art der Konstruktion (klebstofffrei oder geklebt), die Decklage, Versteifungen, den Kupfertyp, die Biegerichtung und die statische oder dynamische Beanspruchung berücksichtigen. IPC-2223 ist ein Konstruktionsstandard; die Leistungsfähigkeit fertiger flexibler und Rigid-Flex-Leiterplatten wird in IPC-6013 beschrieben.

Stackup Release Package und DFM Gate

Ein Produktionsaufbau sollte revisionskontrolliert sein und alle zehn Kupferschichten, alle neun dielektrischen Lücken, Materialgüte und -konstruktion, Kern-/Prepreg-Bezeichnung, Nenn- und Toleranzdicke, Kupfertyp und -dicke, fertige Leiterplattendicke, kontrollierte Strukturen, Via-Abstände und alle Hinweise zur sequenziellen Laminierung enthalten.

Schließen Sie diesen Schritt vor der Freigabe des Routings ab. Ein Workflow, der „finalen Stackup nach Gerber-Einreichung“ vorsieht, erzwingt unnötige Änderungen am Artwork und kann die Timing- und Kanalsimulation ungültig machen. Reichen Sie die Konstruktion mit der Impedanztabelle und den kritischen Routing-Annahmen im Rahmen der DFM-Prüfung ein.

Häufige Stackup-Fehler und ihre Folgen

Zählfunktionen fehlerhaft

Eine Lagentabelle, die sechs Signallagen angibt, aber nur vier auflistet, untergräbt die gesamte Designlogik. Zählen Sie die Kupferfunktionen direkt und überprüfen Sie die Referenzumgebung jedes Signals.

Verzicht auf dielektrische Lücken

Zehn Kupferschichten erfordern neun dielektrische Trennungen. Eine Tabelle, die das Dielektrikum nur „unterhalb“ ausgewählter Schichten auflistet, lässt oft Lücken aus oder zählt sie doppelt und kann nicht mit der endgültigen Schichtdicke in Einklang gebracht werden.

Verwendung universeller Leiterbahnbreiten

Feste Abmessungen von 50 Ω oder 100 Ω, die von einer anderen Konstruktion übernommen wurden, dürfen nicht als fertigungsfertige Regeln angezeigt werden. Sie müssen mit dem tatsächlichen gepressten Dielektrikum, Kupfer und Materialmodell neu berechnet werden.

Zwei Flugzeuge mit hoher Leistung werden als Entkopplungspaar bezeichnet.

Verteilte Flächenkapazität ist nützlich zwischen Leitern mit entgegengesetzter Ladung, typischerweise zwischen Strom- und Masseleitern. Zwei benachbarte Stromebenen auf unterschiedlichen Schienen können ein Strom-Masse-Paar nicht generell ersetzen und zu Kopplungen zwischen den Schienen führen.

Unter der Annahme, dass elektrische Etiketten mechanische Symmetrie erzeugen

Der Verzug hängt vom Material, der Dicke und der Kupferverteilung ab. Gespiegelte Lagennamen reichen nicht aus, wenn eine Seite eine hohe Kupferdichte und die andere eine geringe Leiterbahndichte aufweist.

Die fertige Dicke vor der Layoutfreigabe abgleichen

Die nominelle Leiterplattendicke ergibt sich aus den neun gepressten dielektrischen Zwischenräumen, den zehn Kupferschichten, dem Anteil der Beschichtung und der Messkonvention des Herstellers. Eine einfache Addition der Katalogkerne und Prepregs kann zu falschen Ergebnissen führen, da Kupfer im Harz eingebettet wird und die äußere Beschichtung erst nach der Laminierung aufgebracht wird. Der freigegebene Lagenaufbau sollte den vom Hersteller berechneten Endwert und die Toleranzen ausweisen. Anschließend ist zu prüfen, ob für Steckverbinder, Presspassungen, Kartenränder und Gehäuse dieselbe Definition gilt.

Die Dickentoleranz beeinflusst auch die Impedanz und die Geometrie der Rückbohrung. Eine Konstruktion nahe der Kontaktreichweite eines Steckverbinders oder eines Bohrtiefenfensters erfordert unter Umständen eine strengere Fertigungskontrolle als eine herkömmliche Leiterplatte. Soll eine dünnere Leiterplatte zur Reduzierung der Durchkontaktierungslänge verwendet werden, sind Steifigkeit, Montagefreundlichkeit, Verzug und Steckverbinderkompatibilität zu prüfen, anstatt die Dicke ausschließlich als elektrische Variable zu betrachten.

Stackup-Revisionskontrolle

Jeder genehmigte Schichtaufbau sollte überarbeitet und die Fertigungszeichnung, Impedanztabelle, das Simulationsmodell und die Layoutregeln mit dieser Überarbeitung verknüpft werden. Änderungen an Kern, Prepreg, Kupfer oder anderen Materialien seitens des Lieferanten sollten einen rot markierten Schichtaufbau erzeugen und die geänderten Geometrien kennzeichnen. Dadurch wird verhindert, dass ein scheinbar geringfügiger Materialaustausch unbemerkt die Routing-Vorgaben außer Kraft setzt.

Effekte auf Panelebene

Die gleiche Leiterplattenkonstruktion kann sich auf unterschiedlichen Fertigungspanels unterschiedlich verhalten. Kupferverluste, die Leiterbahnführung, die Platzierung der Coupons, die Pressbelastung und das Routing von Sollbruchstellen können die Dickengleichmäßigkeit und die Verformung beeinflussen. Berücksichtigen Sie die Panelisierung bei der Erstmusterprüfung, wenn Ebenheit, kontrollierte Dicke oder Impedanzmessung entscheidend sind.

Schwere Kupfer-, HF- und thermische Spezialkonstruktionen

Dickere Kupferschichten verändern mehr als nur die Strombelastbarkeit. Dicke Folien erfordern einen größeren Ätzspielraum, beeinflussen die minimale Leiterbahnbreite und den Platzbedarf, erhöhen den Harzbedarf beim Laminieren und können die Kupferverteilung erschweren. Eine zehnlagige Leiterplatte mit ausgewählten Hochleistungsschichten benötigt möglicherweise harzgefüllte Prepreg-Konstruktionen, gestufte Kupferleiterbahnen oder lokalisierte Busstrukturen anstelle von gleichmäßig dickem Kupfer auf jeder Lage. Der Lieferant sollte eine realisierbare Geometrie für die exakte Kupferdicke und die gewünschte Panelgröße bereitstellen.

HF-Schichten können je nach Zugangsvoraussetzungen, Abschirmung und Materialverarbeitung außen oder innerhalb eines hybriden Schichtaufbaus platziert werden. Kontrollierte HF-Strukturen können in bestimmten Anwendungen eine koplanare Massefläche, Durchkontaktierungen, Hohlraum- oder Kantenplattierung sowie eine nickelfreie Oberfläche erfordern. Diese Merkmale sind als spezifisches Design verteilter Schaltungen zu betrachten; IPC-2228 und die Prozessvorgaben des jeweiligen Materiallieferanten können relevant sein. Sie sollten nicht auf die Anweisung „Verwendung eines speziellen verlustarmen Laminats auf L1“ reduziert werden.

Eingebettete Kupferplättchen, Wärmeleiteinlagen und metallische Wärmeverteiler führen zu lokalen Einschränkungen hinsichtlich Dicke, Beschichtung und Laminierung. Ihre Schnittstellen, Isolation, Planarität und Wärmeleitfähigkeit müssen vor der Freigabe des Lagenaufbaus definiert werden. Thermische Elemente können benachbarte Impedanzen oder Verformungen verursachen, wenn sie nach dem Routing hinzugefügt werden. Das Wärmemodell, die mechanische Zeichnung und die elektrische Lagenreihenfolge sollten als einheitliches Design aufeinander abgestimmt werden.

Für Sonderkonstruktionen fordern Sie bitte eine Querschnittszeichnung und eine prozessspezifische DFM-Analyse an. Die allgemeine Tabelle der zehnlagigen Kapazitäten sollte nicht den Eindruck erwecken, dass jede Option für dickere Kupferleitungen, HF-Leitungen, flexible Leitungen und integrierte Wärmeleitsysteme ohne Projektqualifizierung kombiniert werden kann.

Stackup-Änderungssteuerung nach Layoutbeginn

Sobald Routingregeln, Verzögerungsziele und Kanalmodelle mit einem genehmigten Lagenaufbau verknüpft sind, stellt eine Material- oder Konstruktionsänderung eine technische Änderung und keinen bloßen Materialaustausch dar. Änderungen an der Kern- oder Prepreg-Konstruktion, dem Harzanteil, der Kupferfolie, dem Kupferfinish, der Lötstoppmaske, der Durchkontaktierungsdistanz oder der Laminierungsfolge können mehrere Designbeschränkungen gleichzeitig beeinflussen.

Wenn für die Beschaffung eine alternative Dielektrikumdicke erforderlich ist, müssen sowohl die elektrischen als auch die mechanischen Prüfungen wiederholt werden. Der Austausch eines Prepregs kann die Leiterbahnbreite, den Leiterbahnabstand, die Laufzeitverzögerung, die Gesamtdicke und die Harzverteilung verändern. Die überarbeitete Zeichnung sollte die neue Konstruktion kennzeichnen und nicht die alte Revisionsnummer beibehalten. Diese Vorgehensweise ist besonders wichtig, wenn ein Lagenaufbau für mehrere Produkte oder Fertigungsstandorte wiederverwendet wird.

Checkliste für die Stapelfreigabe

Ein Lagenaufbau ist zur Layoutfreigabe bereit, sobald die elektrische Architektur und die fertigungsgerechte Materialkonstruktion aufeinander abgestimmt sind. Das Freigabepaket sollte alle zehn Kupferlagen und alle neun dielektrischen Zwischenräume enthalten, die Referenzebene für jede gesteuerte Signallage kennzeichnen und die Berechnung der fertigen Dicke anhand der gepressten (nicht der Katalog-) dielektrischen Werte abschließen.

• Schichtfunktionen bestätigen, Kontinuität der Referenz prüfen und Leistungsebenensegmentierung durchführen.
• Ausgewogene dielektrische Konstruktion, Kupferverteilung und spezielle Materialien um das mechanische Zentrum herum, wo dies sinnvoll ist.
• Ermitteln Sie die genauen Kern-, Prepreg-, Harzanteils- und Kupferfolienoptionen, die in den Impedanz- und Verlustmodellen verwendet werden.
• Vor der endgültigen Nummerierung müssen HDI-Sublaminate, vergrabene Durchkontaktierungen, flexible Übergänge und Hybridmaterialverbindungen aufgelöst werden.
• Bitte senden Sie die Produktionsbreiten, Paarabstände und die fertige Dicke zur Genehmigung zurück.
• Sperre die Stackup-Revision, bevor Routing-Constraints und Delay-Matching-Regeln finalisiert werden.

Eine aussagekräftige Lagenaufbauzeichnung dient sowohl als Begrenzung des elektrischen Modells als auch als Fertigungsanweisung. Kann sie den Rückleitungspfad, die Gesamtdicke, den Kupferaufbau und die Laminierungsreihenfolge nicht erklären, ist sie noch nicht zur Freigabe bereit.